1.一种阶跃阻抗加载电容型数字滤波器衰减器，其特征在于：包括数字衰减器WSD和滤波器F，滤波器F的上表面设有数字衰减器WSD、带状线Rin和带状线Rout，带状线Rin和带状线Rout均连接数字衰减器WSD，滤波器F的左侧面从前至后依次间隔设有输入端P1和输出端P2，滤波器F的后侧面从左至右依次间隔设有控制端P3、控制端P4、控制端P5、控制端P6、控制端P7和控制端P8，控制端P3、控制端P4、控制端P5、控制端P6、控制端P7和控制端P8均连接数字衰减器WSD，带状线Rin还连接输入端P1，滤波器F的右侧面从后至前依次间隔设有悬空端P9和悬空端P10；
滤波器F包括第一接地层、第一电容层、带状线层、Z形结构层、第二电容层、第二接地层、通孔Via1、通孔Via2、通孔Via3、通孔Via4、通孔Via5和通孔Via6，第一接地层、第一电容层、带状线层、Z形结构层、第二电容层和第二接地层为从上至下依次设置，第一接地层上设有接地板SD1，第二接地层上设有接地板SD2；
第一电容层上从左至右依次间隔设有电容C1和电容C2，第二电容层上从左至右依次间隔设有电容C3和电容C4；
带状线层上设有输入电感Lin1、输出电感Lout，带状线T1、带状线T2、带状线T3、带状线T4和输入电感Lin2，带状线T1、带状线T2、带状线T3和带状线T4为从左至右依次间隔设置，带状线T1的左边设有输入电感Lin1和输出电感Lout，输入电感Lin1的后边间隔设有输出电感Lout，带状线T4的右边设有输入电感Lin2；
带状线T1包括带状线T11和带状线T12，带状线T11的宽度不小于带状线T12的宽度，带状线T21和带状线T22为从后至前设置，带状线T11的后端连接输出电感Lout，带状线T11的前端连接带状线T12的后端，带状线T12的前端为悬空设置，带状线T11的后端还通过通孔Via5连接电容C3；
带状线T2包括带状线T21和带状线T22，带状线T22的宽度不小于带状线T21的宽度，带状线T21和带状线T22为从后至前设置，带状线T21的后端为悬空设置，带状线T21的前端连接带状线T22的后端，带状线T22的前端通过通孔Via3连接电容C1；
带状线3包括带状线T31和带状线T32，带状线T32的宽度不小于带状线T31的宽度，带状线T31和带状线T32为从后至前设置，带状线T31的后端为悬空设置，带状线T31的前端连接带状线T32的后端，带状线T32的前端通过通孔Via6连接电容C4；
带状线T4包括带状线T41和带状线T42，带状线T41的宽度不小于带状线T42的宽度，带状线T41和带状线T42为从后至前设置，带状线T41的后端连接输入电感Lin2，带状线T41的前端连接带状线T42的后端，带状线T42的前端为悬空设置，带状线T41的后端还通过通孔Via4连接电容C2；
Z形结构层上设有Z形带状线Z；
输入电感Lin2还通过通孔Via2连接带状线Rout，输入电感Lin1还连接输入端P1，输出电感Lout还连接输出端口P2。
2.如权利要求1所述的一种阶跃阻抗加载电容型数字滤波器衰减器，其特征在于：所述输入端P1和输出端口P2均为共面波导结构的50欧姆阻抗的端口。
3.如权利要求1所述的一种阶跃阻抗加载电容型数字滤波器衰减器，其特征在于：所述输入端P1、所述输出端P2、所述控制端P3、所述控制端P4、所述控制端P5、所述控制端P6、所述控制端P7、所述控制端P8、所述悬空端P9和所述悬空端P10均为外部封装引脚。
4.如权利要求1所述的一种阶跃阻抗加载电容型数字滤波器衰减器，其特征在于：所述输入端P1、所述输出端P2、所述控制端P3、所述控制端P4、所述控制端P5、所述控制端P6、所述控制端P7、所述控制端P8、所述悬空端P9和所述悬空端P10的上端均设有向滤波器F上表面的一侧延伸的折弯部，所述输入端P1、所述输出端P2、所述控制端P3、所述控制端P4、所述控制端P5、所述控制端P6、所述控制端P7、所述控制端P8、所述悬空端P9和所述悬空端P10的下端均设有向滤波器F下表面的一侧延伸的折弯部。
5.如权利要求1所述的一种阶跃阻抗加载电容型数字滤波器衰减器，其特征在于：所述数字衰减器WSD和所述滤波器F两者为通过LTCC技术实现的一体封装结构。
6.如权利要求1所述的一种阶跃阻抗加载电容型数字滤波器衰减器，其特征在于：所述数字衰减器WSD模块的型号为WSD000080-01。