一种图像传感器及其制备方法与流程

本发明涉及集成电路技术领域，具体涉及一种图像传感器及其制备方法。

背景技术：

图像传感器是组成数字摄像头的重要组成部分。传统的CMOS图像传感器采用的前感光式(FSI，Front Side Illumination)技术，即前照技术。前照技术的主要特点是在硅片正面按顺序制作感光二极管、金属互联以及光管孔(Light Pipe)，如图一所示。其优点是：工艺简单，与CMOS工艺完全兼容；成本较低；Light pipe填充材料折射率可调；有利于提高入射光的透射率，减少串扰等。前照技术是一种与CMOS标准工艺兼容的技术，广泛应用于各种(尤其是大像素)CMOS图像传感器芯片的制作。然而，由于光线首先需要经过上层的金属互联才能照射到下方的感光二极管，因此前照技术的填充因子和灵敏度通常较低。

随着像素尺寸的变小，提高填充因子所来越困难，目前另一种技术是从传统的前感光式变为背部感光式(BSI，Back Side Illumination)，即背照技术。背照技术的主要特点是首先在硅片正面按顺序制作感光二极管、金属互联，然后对硅片背面进行减薄(通常需要减薄至20um以下)，并通过对于背部感光式CMOS传感器最重要的硅通孔技术(TSV，Through-Silicon-Via)将感光二极管进行互联引出，如图二所示。硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。由于互联电路置于背部，前部全部留给光电二极管，这样就实现了尽可能大的填充因子。硅通孔技术的优点是照射到感光二极管的入射光不受金属互连影响，灵敏度较高，填充因子较高。然而，硅通孔技术难度较高，对设备的要求较高，其成本也相对较高。而且由于对于超薄硅片的减薄工艺的限制，通常背照技术应用于小像素的图像传感器中(目前应用于智能手机的中小像素摄像头普遍采用背照技术)。

对图像传感器来说，最重要的参数之一是暗电流，暗电流表征在暗光情况下由于Pixel本身引起的噪声。通常来说，当采用体硅做BSI时，化学机械抛光工艺(CMP)减薄体硅时会产生均匀性问题(最多控制在um精度)和晶格损伤，这不仅是影响量子效率(QE)均匀性的因素，也是BSI CMOS图像传感器(CIS)暗电流产生的主要来源。如果采用SOI衬底，SOI衬底在剥离Si后剩余的SiO2非常平整，暗电流好，隔离性能也好。

常规的在SOI衬底上制备图像传感器的方法中是在一个标准的SOI硅片的薄体硅衬底区制作图像传感器的像素阵列区，包括感光二极管和控制晶体管；在一个标准体硅衬底上制作图像传感器的读出电路。将上述制作完毕像素阵列的SOI衬底与读出电路的体硅衬底进行金属键合，经过金属键合后的堆叠衬底，上方为SOI衬底的像素阵列区，下方为体硅衬底的读出电路区。下方体硅衬底可以通过工艺方法制作成中间凹陷状，即中间采用一层多晶硅+三层金属(1POLY+3metal)制作，周围采用一层多晶硅+三层金属+金属互连层(1POLY+3metal+RDL)制作(RDL层一般采用铝介质，厚度较厚，电阻率较小，通常用于焊盘大面积金属)。中间凹陷区域与上方SOI衬底尺寸一致，上下可以匹配堆叠在一起。上方SOI衬底的厚硅层剥离，可保留SOI的埋氧层。SOI wafer在剥离Si后剩余的SiO2非常平整，暗电流好，隔离性能也好。对于图像质量非常有利。通过CMOS图像传感器的封装技术，将接触块(PAD)进行金属线引出(PAD位于下方体硅衬底的层间介质处)，实现对该CMOS图像传感器芯片的封装。

该方法可以有效减小暗电流，但是，目前的CMOS图像传感器，衬底上大多集成许多复杂的图像处理算法，尤其对于车载或者手机类的图像传感器，由于高集成度的要求，衬底上的数字处理电路非常多而复杂。这些数字电路会引入大量数字噪声，这些噪声产生的串扰会对上层的像素阵列(Pixel Array)区产生不良影响，使得最终得到的图像中出现各种固定的和随机的噪声。

技术实现要素：

为了克服以上问题，本发明旨在提供一种CMOS图像传感器及制备方法，从而克服图像处理单元噪声串扰问题。

为了达到上述目的，本发明提供了一种图像传感器的制备方法，包括：

在第一SOI衬底的体硅区制备像素阵列及其连线；

在第二SOI衬底的体硅区制备各个像素阵列的控制电路及其引出极；

在一个硅衬底中制备读出电路和图像处理算法电路及其引出极；

将第一SOI衬底具有像素阵列及其连线的一面与第二SPI衬底具有控制电路的一面进行键合，第一SOI衬底的像素阵列与第二SOI衬底的控制电路一一对应；

将第一SOI衬底未键合的一面的硅层剥离掉，使得第一SOI衬底具有平坦的上表面；

将第二SOI衬底的底面与所述硅衬底中的具有读出电路和图像处理算法电路的一面相键合；

将第二SOI衬底的引出极与所述硅衬底中的引出极相连。

优选地，所述第一SOI衬底的体硅区的厚度小于所述第一SOI衬底的未键合的一面的硅层的厚度。

优选地，所述第二SOI衬底的体硅区的厚度小于所述第二SOI衬底的未键合的一面的硅层的厚度。

优选地，所述像素阵列及其连线为感光二极管阵列及其金属互连层。

优选地，所述控制电路包括控制晶体管及其连线。

优选地，所述控制晶体管通过第一IO电路引出，第一IO电路位于第一SOI衬底的像素阵列下方的周围。

优选地，所述第一IO电路通过所述第二SOI衬底的引出极引出。

优选地，所述读出电路和图像处理算法电路中包括第二IO电路，第二IO电路位于第二SOI衬底下方的周围；并且所述第二IO电路通过所述硅衬底的引出极引出。

优选地，所述第一SOI衬底和第二SOI衬底之间通过金属键键合，所述第二SOI衬底和所述硅衬底通过硅硅键键合。

为了达到上述目的，本发明还提供了一种根据上述图像传感器的制备方法所得到的图像传感器，其包括：从下往上依次设置的所述硅衬底、所述第二SOI衬底和所述第一SOI衬底。

本发明具备以下技术优势：

a.相比于在标准体硅片上的制作读取电路、控制电路、互联线、IO及焊盘对工艺要求较高需采用先进的工艺技术而言，本发明在标准的SOI衬底上制作图像传感器像素单元只需低成本的微米级工艺就可以实现，因此对图像传感器像素单元的制作节省了大量工艺成本。

b.本发明的CMOS图像传感器中，由于剥离第一SOI衬底的顶层硅后所保留的埋氧层表面非常平整，使得所得到的器件的暗电流好，隔离性能也好，提高了所获取的图像的质量。

c.本发明的CMOS图像传感器由于避免使用了减薄工艺，因而避免了CMP减薄带来的均匀性问题(最多控制在um精度)和晶格损伤，还避免由于减薄所导致的图像质量下降。

d.本发明的第一SOI衬底与其上方的第二SOI衬底之间保留了物理上的天然隔离，且隔离效果较好；虽然最底部的硅衬底中的读出电路和图像处理算法电路可能产生较大噪声，但是由于第二SOI衬底(产生噪声的区域)与其上方的第一SOI衬底(第一SOI衬底是对噪声敏感的区域)存在足够距离，该物理上的强隔离避免了互相之间的串扰，在减小了芯片尺寸的通知，不影响图像质量。

附图说明

图1为本发明的一个较佳实施例的图像传感器的制备方法的流程示意图

图2-8为本发明的一个较佳实施例的图像传感器的制备方法的各制备步骤示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

以下结合附图1-8和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

请参阅图1，本实施例的图像传感器的制备方法，包括：

步骤01：在第一SOI衬底的体硅区制备像素阵列及其连线；

具体的，请参阅图2，第一SOI衬底01具有顶层硅011、埋氧层012和底层体硅013，在底层体硅区013的厚度可以小于第一SOI衬底01的未键合的一面的顶层硅011的厚度。像素阵列及其连线可以为感光二极管阵列及其金属互连层；具体的，首先，在体硅区013中制备出感光二极管D，在感光二极管D周围制备多晶硅P1和金属层M11，多晶硅P1、金属层M11与感光二极管互联，多晶硅P1用于后续感光二极管D产生的电信号的引出。金属层M11主要用于后续的键合工艺中与第二SOI衬底02实现金属键合。这里，可以在第一SOI衬底01的体硅区013中采用微米级工艺来完成感光二极管D的制备。

需要说明的是，本发明中第一SOI衬底的体硅区所制备的像素阵列及其连线不限于本实施例中提及的一层金属层M11，在本发明的其它实施例中，还可以在感光二极管D周围制备多晶硅P1和多层金属层M11，例如，两层、三层或四层。

步骤02：在第二SOI衬底的体硅区制备各个像素阵列的控制电路及其引出极；

具体的，请参阅图3，第二SOI衬底02包括顶层硅021、埋氧层022和底层体硅区023，第二SOI衬底02的底层体硅区023的厚度可以小于第二SOI衬底02的未键合的一面的顶层硅021的厚度；控制电路包括控制晶体管及其连线；控制晶体管通过第一IO电路i引出，第一IO电路i位于第一SOI衬底01的像素阵列下方的周围。第一IO电路i通过第二SOI衬底02的引出极引出。这里，第二SOI衬底02的引出极为PAD1。图3中虚线隔开的分别是每个像素(pixel)，图3中示例出了pixel 1和pixel2，但是底层体硅区023的像素不局限于这两个。

一般来说，这些控制晶体管的尺寸都较大(～0.35um)，因此，可以在标准的SOI硅片上采用微米级的工艺设备即可完成。

图3中，在多晶硅P2上方形成有M1、M2和M3三层金属层，需要说明的是，本发明中在多晶硅P2上方形成的金属层不限于本实施例中图3所示的M1、M2和M3三层，还可以至少一层金属层，例如为一层、两层或四层。

步骤03：在一个硅衬底中制备读出电路和图像处理算法电路及其引出极；

具体的，请参阅图4，为了节省芯片尺寸，读出电路和图像处理算法电路可以位于第一SOI衬底01的像素阵列区和第二SOI衬底02的控制电路区的下方，读出电路和图像处理算法电路包括多晶硅P3、金属层M21、M22、M23；这里需要说明的是，本发明的其它实施例中，金属层不限于本实施例中图4所示的三层金属层M21、M22、M23，还可以为多层金属层，例如为两层金属层或四层金属层。

读出电路和图像处理算法电路需要通过IO进行信号引出。读出电路和图像处理算法电路中包括第二IO电路ii，第二IO电路ii位于第二SOI衬底02下方的周围；并且第二IO电路ii通过硅衬底03的引出极引出。这里，硅衬底03的引出极为PAD2。

请再次参阅图4，图4中虚线框隔开的表示每个像素单元对应的读出电路和图像处理算法电路。

需要注意的是，读出电路和图像处理算法电路可能产生较大噪声，但是由于该标准体硅片与上述SOI wafer片之间保留了物理上的天然隔离，且隔离效果好，因此，可以将读出电路和图像处理算法电路设计在SOI像素阵列区的下方，在减小了芯片尺寸同时，不影响图像质量。而传统技术中为了减小下方噪声较大的读出电路对上方图像传感器像素阵列区的影响，需避免将噪声较大电路放在图像传感器像素阵列区下方，而是放在像素阵列区的周围区域。

步骤04：将第一SOI衬底具有像素阵列及其连线的一面与第二SOI衬底具有控制电路的一面进行键合，第一SOI衬底的像素阵列与第二SOI衬底的控制电路一一对应；

具体的，请参阅图5，第一SOI衬底01和第二SOI衬底02之间通过金属键键合，第一SOI衬底01的金属M11和第二SOI衬底02的金属M3之间的键合，像素阵列中的每个感光二极管D均通过金属键合与下方控制晶体管连接在一起。例如对于4管像素而言，需要制作复位(RESET)器件(RS)、变压器(Transformer)器件(TX)、行选择(ROW select)器件(ROW)、源跟随器(Source Follower)器件(SF)四个控制晶体管，包括多晶硅P2、金属层M1、M2、M3。为了使控制晶体管与上层感光二极管D互联，通过顶层金属M3来实现后续工艺的金属键合(Cu-Cu Bonding)。

步骤05：将第一SOI衬底未键合的一面的硅层剥离掉，使得第一SOI衬底具有平坦的上表面；

具体的，请参阅图6，第一SOI衬底01未键合的那一面的顶层硅013剥离掉，可以保留第一SOI衬底01的埋氧层012，第一SOI衬底01经剥离后，保留的埋氧层012的表现非常平整，因此，所得到的器件的暗电流好，隔离性能也好，提高了图像传感器所获取的图像的质量。

步骤06：将第二SOI衬底的底面与硅衬底中的具有读出电路和图像处理算法电路的一面相键合；

具体的，请参阅图7，第二SOI衬底02的底面与硅衬底03的上表面通过Si-Si键合，形成堆叠的图像传感器。

步骤07：将第二SOI衬底的引出极与所述硅衬底中的引出极相连。

具体的，请参阅图8，通过CMOS图像传感器的绑线(Wire Bonding)技术，将PAD1进行金属线引出，并且将PAD1与PAD2相连接，实现第二SOI衬底02与硅衬底03的互联，最后得到的图像传感器结构如图8所示，该图像传感器包括：从下往上依次设置的硅衬底03、第二SOI衬底02和第一SOI衬底01；这里，第二SOI衬底02位于第一SOI衬底01下方，且第二SOI衬底02的IO电路i可以位于第一SOI衬底01下方周围的区域，硅衬底03位于第二SOI衬底02下方，且硅衬底03的IO电路ii可以位于第二SOI衬底02下方周围的区域。关于该结构的其它描述可以参考上述实施例，这里不再赘述。

虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。