一种先进制作工艺控制方法与流程

本发明涉及一种先进制作工艺控制方法，尤其是涉及一种依据间隙壁临界尺寸来调整清洗步骤所进行的时间并进而控制氧化层厚度的先进制作工艺控制方法。

背景技术：

在半导体集成电路的制作工艺中，金属氧化物半导体(metal-oxide-semiconductor,mos)晶体管是一种极重要的电子元件，而随着半导体元件的尺寸越来越小，mos晶体管的制作工艺步骤也有许多的改进，以制造出体积小而高品质的mos晶体管。

现有的mos晶体管制作工艺是在半导体基底上形成栅极结构之后，再于栅极结构相对两侧的基底中形成轻掺杂漏极结构(lightlydopeddrain,ldd)。接着于栅极结构侧边形成间隙壁(spacer)，并以此栅极结构及间隙壁做为掩模，进行离子注入步骤，以于半导体基底中形成源极/漏极区。

然而，所形成的间隙壁临界尺寸(criticaldimension,cd)在标准制作工艺下通常具有误差而容易导致元件变异。为了解决这个缺点，现行通常可依据间隙壁的临界尺寸宽度选择调整源极/漏极区域的掺质剂量或是调整用来形成源极/漏极区域所需的热处理制作工艺的温度来控制间隙壁临界尺寸宽度。但无论是哪一种调整方式均有其相对缺点，因此如何改善现有制作工艺并提供一种更为有效的制作工艺控制方法即为现今一重要课题。

技术实现要素：

本发明较佳实施例公开一种先进制作工艺控制方法。首先形成一栅极结构于一基底上，然后形成一间隙壁于栅极结构旁，并进行一第一测量步骤来测量间隙壁的临界尺寸。接着形成一氧化层于间隙壁两侧的基底表面，进行一清洗步骤去除部分氧化层并同时依据间隙壁的临界尺寸调整清洗步骤所进行的时间来控制氧化层的厚度，进行一第二测量步骤来测量氧化层的厚度，以及形成一源极/漏极区域于间隙壁两侧的基底内。

附图说明

图1为本发明较佳实施例制作一半导体元件的结构示意图；

图2为本发明第一实施例制作图1中半导体元件的流程图；

图3为本发明第二实施例制作图1中半导体元件的流程图；

图4为本发明第三实施例制作图1中半导体元件的流程图。

主要元件符号说明

12基底14栅极结构

16栅极介电层18栅极材料层

20硬掩模22浅沟隔离

24偏位间隙壁26轻掺杂漏极

28主间隙壁30源极/漏极区域

32氧化层34间隙壁

w宽度

具体实施方式

请参照图1与图2，图1为本发明较佳实施例制作一半导体元件的结构示意图，图2则为本发明第一实施例制作图1中半导体元件的流程图。如图1所示，首先提供一基底12，然后于基底12上形成至少一栅极结构14。在本实施例中，形成栅极结构14的方式较佳依序形成一栅极介电层、一栅极材料层以及一硬掩模于基底12上，并利用一图案化光致抗蚀剂(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分硬掩模、部分栅极材料层以及部分栅极介电层，然后剥除图案化光致抗蚀剂，以于基底12上形成至少一由图案化的栅极介电层16、图案化的栅极材料层18以及图案化的硬掩模20所构成的栅极结构14。在本实施例中，栅极结构14的数量以单颗为例，但不局限于此。

在本实施例中，基底12例如是硅基底、外延硅基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,soi)基底等的半导体基底，但不以此为限。栅极介电层16可包含二氧化硅(sio2)、氮化硅(sin)或高介电常数(highdielectricconstant,high-k)材料；栅极材料层18可包含金属材料、多晶硅或金属硅化物(silicide)等导电材料；硬掩模20可选自由氧化硅、氮化硅、碳化硅(sic)以及氮氧化硅(sion)所构成的群组，但不局限于此。

此外，在一实施例中，还可选择预先在基底12中形成掺杂阱(未绘示)或至少一作为电性隔离之用的浅沟隔离(shallowtrenchisolation,sti)22。并且，本实施例虽以平面型晶体管为例，但在其他变化实施例中，本发明的半导体制作工艺也可应用于非平面晶体管，例如是鳍状晶体管(fin-fet)，此时，图1所标示的基底12即相对应代表为形成于一基底12上的鳍状结构。

然后在栅极结构14侧壁形成至少一间隙壁，例如一偏位间隙壁24并选择性进行一轻掺杂离子注入，利用约930℃温度进行一快速升温退火制作工艺活化注入基底12的掺质，以于偏位间隙壁24两侧的基底12中分别形成一轻掺杂漏极26。接着形成另一间隙壁，例如一主间隙壁28于偏位间隙壁24的侧壁上，且偏位间隙壁24与主间隙壁28可一同构成间隙壁34。在本实施例中，偏位间隙壁24与主间隙壁28较佳包含不同材料，且两者均可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组，但不局限于此。

随后进行步骤101，进行一测量步骤来测量间隙壁的临界尺寸，或更具体而言测量偏位间隙壁24与主间隙壁28底部由栅极结构14侧壁边缘向浅沟隔离22方向延伸的距离，并由此得到一宽度w。然后进行一重掺杂离子注入制作工艺，将离子注入主间隙壁28两侧的基底12中以形成源极/漏极区域30。

接着进行步骤102，形成一氧化层32于主间隙壁28两侧的基底12表面。更具体而言，本实施例中形成氧化层32的方式主要在自对准金属硅化物(self-alignedsilicide,salicide)制作工艺形成金属硅化物之前先形成一由介电材料所构成的硅化金属阻挡层(salicidebloc,sab)或应力层来定义出形成金属硅化物的位置，然后在利用蚀刻拔除至少部分硅化金属阻挡层或应力层的同时形成一氧化层32于间隙壁34两侧的基底12表面。在本实施例中，去除硅化金属阻挡层或应力层所选用的蚀刻溶液可包含但不局限于例如氨水、过氧化氢、盐酸、硫酸、硝酸、以及醋酸等混和溶液，且在此阶段所形成的氧化层32厚度较佳介于50埃至60埃。

接着进行步骤103，进行一清洗步骤去除部分氧化层32并同时依据间隙壁34的临界尺寸，例如前述于步骤101所取得的临界尺寸宽度w来调整清洗步骤所进行的时间，并由此控制氧化层32的厚度。更具体而言，本实施例的清洗步骤较佳包含进行一动态(dynamic)rca清洗步骤，其中当rca清洗步骤所进行的时间越长，所剩余的氧化层32厚度便越低，而当rca清洗步骤所进行的时间越短，所剩余的氧化层32厚度便越高。

一般而言，若所测量的间隙壁34临界尺寸宽度w较大，本发明可利用较长的清洗时间来使剩下的氧化层32具有较小的厚度，如此即可使源极/漏极区域30更为靠近通道区。反之，若所测量的间隙壁34临界尺寸宽度w较小，本发明可利用较短的清洗时间来使剩下的氧化层32具有较大的厚度，并使源极/漏极区域30不至于太靠近通道区。换句话说，本发明主要通过调整清洗步骤所进行的时间来控制基底12表面氧化层32所剩余的厚度，并进而调整源极/漏极区域30形成的所在位置。在本实施例中，rca清洗步骤主要包含利用含有氢氧化铵(nh4oh)和过氧化氢(h2o2)的rca清洗液来去除基底12表面的部分氧化层32。

接着进行步骤104，在完成rca清洗步骤后进行另一测量步骤来测量所剩余氧化层32的厚度。依据本实施例，在此阶段所剩余的氧化层32厚度介于10埃至40埃。

然后进行步骤105，在测量完氧化层32厚度之后进行一热退火(thermalanneal)制作工艺，例如利用1000至1050℃的高温来活化先前注入基底12内的掺质，并同时修补在各离子注入制作工艺中受损的基底12表面的晶格结构。

需注意的是，本实施例虽选择于前述步骤101与步骤102之间以重掺杂离子注入制作工艺于基底12中形成源极/漏极区域30，但不局限于此，依据本发明一实施例，重掺杂离子注入制作工艺的时间又可移到步骤104与步骤105之间，亦即又可选择在测量完氧化层32厚度之后再进行离子注入形成源极/漏极区域30，接着再以热退火制作工艺扩散所注入的掺质，此实施例也属本发明所涵盖的范围。

之后可依据制作工艺需求进行后续晶体管制作工艺，例如可依序形成一接触洞蚀刻停止层(contactetchstoplayer,cesl)与层间介电层(interlayerdielectriclayer,ild)于基底12上并覆盖栅极结构14，再例如利用化学机械研磨(chemicalmechanicalpolishing,cmp)去除部分层间介电层、部分接触洞蚀刻停止层以及硬掩模20并暴露出由多晶硅材料所构成的栅极材料层18，使栅极材料层18上表面与层间介电层上表面齐平。随后可进行一金属栅极置换制作工艺，去除由多晶硅所构成的栅极材料层18并将栅极结构14转换为金属栅极。至此即完成本发明第一实施例的半导体元件的制作。

请接着参照图1与图3，其中图3为本发明第二实施例制作图1中半导体元件的流程图。如图1所示，首先提供一基底12，然后于基底12上形成至少一栅极结构14，接着于栅极结构14侧壁形成至少一间隙壁，例如一偏位间隙壁24并选择性进行一轻掺杂离子注入，以于偏位间隙壁24两侧的基底12中分别形成一轻掺杂漏极26。接着形成另一间隙壁，例如一主间隙壁28于偏位间隙壁24的侧壁上，其中偏位间隙壁24与主间隙壁28可一同构成间隙壁34。

随后进行步骤201，进行一测量步骤来测量间隙壁34的临界尺寸，或更具体而言测量间隙壁34底部由栅极结构14侧壁边缘向浅沟隔离22延伸的距离以取得一宽度w。然后进行一重掺杂离子注入制作工艺，将离子注入间隙壁24两侧的基底12中以形成源极/漏极区域30。

接着进行步骤202，形成一氧化层32于主间隙壁28两侧的基底12表面。其中形成氧化层32的方式较佳依据前述步骤101在利用蚀刻拔除硅化金属阻挡层或应力层的同时形成一氧化层32于间隙壁34两侧的基底12表面。

然后进行步骤203，进行一清洗步骤，或更具体而言进行一rca清洗步骤来去除部分氧化层32。相较于前述步骤103，本阶段所进行的rca清洗步骤并非一动态rca清洗步骤，而仅单纯利用rca清洗液来去除基底12表面的部分氧化层32。

之后进行步骤204，进行一稀释氢氟酸清洗步骤去除部分氧化层32并同时依据间隙壁34的临界尺寸，例如前述于步骤201所取得的临界尺寸宽度w调整清洗步骤所进行的时间，并由此控制氧化层32的厚度。类似前述步骤103，本阶段所进行的清洗步骤较佳包含进行一动态(dynamic)稀释氢氟酸清洗步骤来去除部分剩余的氧化层32，并通过调整清洗步骤所进行的时间来控制基底12表面氧化层32所剩余的厚度。换句话说，当稀释氢氟酸清洗步骤所进行的时间越长，所剩余的氧化层32厚度便越低，而当稀释氢氟酸清洗步骤所进行的时间越短，所剩余的氧化层32厚度便越高。

接着进行步骤205，在完成稀释氢氟酸清洗步骤后进行另一测量步骤来测量所剩余氧化层32的厚度。依据本实施例，在此阶段所剩余的氧化层32厚度较佳介于10埃至40埃。

然后进行步骤206，在测量完氧化层厚度之后进行一热退火制作工艺，例如利用1000至1050℃的高温来活化先前注入基底12内的掺质，并同时修补在各离子注入制作工艺中受损的基底12表面的晶格结构。

如同前述实施例，本实施例虽选择于前述步骤201与步骤202之间以重掺杂离子注入制作工艺于基底12中形成源极/漏极区域30，但不局限于此，依据本发明一实施例，重掺杂离子注入制作工艺的时间又可移到步骤205与步骤206之间，亦即又可选择在测量完氧化层32厚度之后再进行离子注入形成源极/漏极区域30，接着再以热退火制作工艺扩散所注入的掺质，此实施例也属本发明所涵盖的范围。

之后可依据制作工艺需求进行后续晶体管制作工艺，例如可依序形成一接触洞蚀刻停止层与层间介电层于基底12上并覆盖栅极结构14，再例如利用化学机械研磨去除部分层间介电层、部分接触洞蚀刻停止层以及硬掩模20并暴露出由多晶硅材料所构成的栅极材料层18，使栅极材料层18上表面与层间介电层上表面齐平。随后可进行一金属栅极置换制作工艺，去除由多晶硅所构成的栅极材料层18并将栅极结构14转换为金属栅极。至此即完成本发明第二实施例的半导体元件的制作。

请接着参照图1与图4，其中图4为本发明第三实施例制作图1中半导体元件的流程图。如图1所示，首先提供一基底12，然后于基底上形成至少一栅极结构14，接着于栅极结构14侧壁形成至少一间隙壁，例如一偏位间隙壁24并选择性进行一轻掺杂离子注入，以于偏位间隙壁24两侧的基底12中分别形成一轻掺杂漏极26。接着形成另一间隙壁，例如一主间隙壁28于偏位间隙壁24的侧壁上，其中偏位间隙壁24与主间隙壁28可一同构成间隙壁34。

随后进行步骤301，进行一测量步骤来测量间隙壁34的临界尺寸，或更具体而言测量间隙壁34底部由栅极结构14侧壁边缘向浅沟隔离22延伸的距离以取得一宽度w。然后进行一重掺杂离子注入制作工艺，将离子注入间隙壁24两侧的基底12中以形成源极/漏极区域30。

接着进行步骤302，形成一氧化层32于主间隙壁28两侧的基底12表面。其中形成氧化层32的方式较佳依据前述步骤101在利用蚀刻拔除硅化金属阻挡层或应力层的同时形成一氧化层32于间隙壁34两侧的基底12表面。

然后进行步骤303，进行一清洗步骤，或更具体而言进行一rca清洗步骤来去除部分氧化层。如同前述步骤203，本阶段所进行的rca清洗步骤并非一动态rca清洗步骤，而仅单纯利用rca清洗液来去除部分基底12表面的氧化层32。

接着进行步骤304，进行另一测量步骤来测量剩余的氧化层32的厚度。

之后进行步骤305，进行另一rca清洗步骤去除部分氧化层32并同时依据间隙壁34的临界尺寸宽度w来调整清洗步骤所进行的时间，并由此控制氧化层32的厚度。如同步骤103，本阶段所进行的rca清洗步骤较佳包含一动态(dynamic)rca清洗步骤，其中当rca清洗步骤所进行的时间越长，所剩余的氧化层32厚度便越低，而当rca清洗步骤所进行的时间越短，所剩余的氧化层32厚度便越高。换句话说，本实施例同样通过调整清洗步骤所进行的时间来控制基底12表面氧化层32所剩余的厚度，并进而调整源极/漏极区域30形成的所在位置。

接着进行步骤306，在完成稀释氢氟酸清洗步骤后进行另一测量步骤来测量所剩余氧化层32的厚度。依据本实施例，在此阶段所剩余的氧化层32厚度较佳介于10埃至40埃。

然后进行步骤307，在测量完氧化层厚度之后进行一热退火制作工艺，例如利用1000至1050℃的高温来活化先前注入基底12内的掺质，并同时修补在各离子注入制作工艺中受损的基底12表面的晶格结构。

如同前述实施例，本实施例虽选择于前述步骤301与步骤302之间以重掺杂离子注入制作工艺于基底12中形成源极/漏极区域30，但不局限于此，依据本发明一实施例，重掺杂离子注入制作工艺的时间又可移到步骤306与步骤307之间，亦即又可选择在测量完氧化层32厚度之后再进行离子注入形成源极/漏极区域30，接着再以热退火制作工艺扩散所注入的掺质，此实施例也属本发明所涵盖的范围。

之后可依据制作工艺需求进行后续晶体管制作工艺，例如可依序形成一接触洞蚀刻停止层与层间介电层于基底12上并覆盖栅极结构14，再例如利用化学机械研磨去除部分层间介电层、部分接触洞蚀刻停止层以及硬掩模20并暴露出由多晶硅材料所构成的栅极材料层18，使栅极材料层18上表面与层间介电层上表面齐平。随后可进行一金属栅极置换制作工艺，去除由多晶硅所构成的栅极材料层18并将栅极结构14转换为金属栅极。至此即完成本发明第三实施例的半导体元件的制作。

综上所述，相较于现有利用调整源极/漏极区域的掺质剂量或是调整用来形成源极/漏极区域所需的热处理制作工艺的温度来由此控制间隙壁临界尺寸宽度，本发明较佳在不调整任何源极/漏极区域的掺质剂量(亦即使用固定掺质剂量)以及不调整热处理的温度(亦即使用固定热处理温度)情况下利用调整清洗步骤所进行的时间来控制基底表面氧化层所剩余的厚度，并进而控制源极/漏极区域形成的所在位置。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。