一种用于提高衬底金属捕获能力的CIS硅片处理方法与流程

本发明涉及集成电路制造领域的半导体产品硅片工艺，特别相关于CIS项目重掺杂衬底硅片，尤其涉及一种用于提高衬底金属捕获能力的CIS硅片处理方法。

背景技术：

互补金属氧化物半导体图像传感器(Complementary Metal Oxide Semiconductor Image Sensor，简称CMOS CIS)，是一种典型的固体成像传感器，其具有电荷耦合元件(Charge-coupled Device，简称CCD)图像传感器的性能，可进入CCD的应用域，且作为一种新生的半导体器件，CMOS以其自身的特点表现出了极大的优势和潜力，这种潜力将在不久的未来进一步得到发挥。

CMOS图像传感器通常由像敏单元阵列、行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口、控制接口等几部分组成这几部分通常都被集成在同一块硅片上。其工作过程一般可分为复位、光电转换、积分、读出几部分。

请参阅图1，图1为目前业界12寸CIS项目所使用产品片示意图；如图所示，从下到上依次包括低温氧化层LTO薄膜、硅衬底BUCK和外延层EPI。请参阅图2，图2为现有技术中12寸CIS项目掺杂浓度示意图；如图所示，从图中两条曲线(上面一条是磷phosphorus掺杂浓度曲线，下面一条是硼boron掺杂浓度曲线)可以看出，阻值越高，掺杂浓度就低。请参阅图3，图3为现有技术中12寸CIS项目硅体缺陷密度示意图。

目前，CMOS Image sensor器件产品硅片均采用高浓度掺杂的衬底(约0.01ohm阻值衬底，掺杂浓度为10¹⁹cm³)，用于提高衬底硅体缺陷密度，加强硅衬底对金属污染的捕获能力，最终通过该方法来提升器件的白点表现能力，同时提高其衬底的研磨速率，且优化器件白点的状况并便于后段背照式BSI传感器工艺的加工制造。然而，现有硅片缺陷密度主要通过拉晶工艺的温度、速率来实现其密度的控制，其控制在很大程度上存在局限性，同时导致硅体缺陷密度在金属元素的也会存在局限性。

如果单纯从拉晶温度及转速来提高硅体缺陷密度，很大程度上硅衬底的阻值及相关特性会发生变化，而且高温状况下过多的硅体缺陷密度会在一定程度对硅片造成损伤，这将在后续的器件制造过程中产生位错的问题。

由于现有CIS产品均采用高掺杂硅衬底并背封LTO薄膜，但是现有拉晶工艺所产生的硅体缺陷密度存在很大的局限性，且对应拉晶过程的温度、转速同时会带来硅片的质量的变化。

技术实现要素：

为了克服以上问题，本发明旨在提供一种用于提高衬底金属捕获能力的CIS硅片处理方法，其通过对CIS硅片采用碳原子注入的方法用于提高硅基体对金属污染的捕获能力，最终达到改善CIS产品白点的目的。本发明主要目的是通过新的处理手法来增加硅衬底的缺陷密度方式，提升硅衬底对金属元素的捕获能力。

为实现上述目的，本发明的技术方案如下：

本发明提供一种用于提高衬底金属捕获能力的CIS硅片处理方法，其包括：

步骤S1：提供半导体硅衬底，在所述半导体硅衬底背面依照现有CIS产品片制作工艺完成背面淀积低温氧化膜；

步骤S2：在完成低温氧化膜背封的基础上，在所述半导体硅衬底正面进行碳原子的注入片制造工序，作为增加硅基体缺陷密度的方法，加大对金属元素的捕获能力；

步骤S3：在所述半导体衬底的正面进行EPI外延层的生长，完成产品片制造工序。

优选地，所述步骤2中碳原子注入的计量的取值范围为1E10～IE16。

优选地，所述步骤2中碳原子注入的能量取值范围为0.2Kev～250Kev。

优选地，所述步骤2中碳原子注入的深度为3～20微米。

从上述技术方案可以看出，本发明提供的用于提高衬底金属捕获能力的CIS硅片处理方法，其通过改进CIS产品片重掺杂衬底的处理方法，在业界通用的12寸CIS硅片背封LTO薄膜的基础上添加碳原子注入，用于加大硅衬底缺陷密度以提高硅衬底对金属元素的捕获能力，从而达到改善器件白点表现的作用。

此外，本发明对于其它重掺杂的硅片工艺同样具备改善的效果。

附图说明

图1为现有技术中12寸CIS项目所使用产品片示意图

图2为现有技术中12寸CIS项目掺杂浓度示意图

图3为现有技术中12寸CIS项目硅体缺陷密度示意图

图4为本发明实施例中用于提高衬底金属捕获能力的CIS硅片处理方法的流程示意图

图5为本发明实施例中完成步骤S1后的产品剖面示意图

图6为本发明实施例中完成步骤S2后的产品剖面示意图

图7为本发明实施例中完成步骤S3后的产品剖面示意图

图8为现有工艺条件与新的处理工艺完成后效果比对示意图

具体实施方式

体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。

下面结合附图对本发明的具体实施方式进行详细的说明。

请参阅图4，图4为本发明实施例中用于提高衬底金属捕获能力的CIS硅片处理方法的流程示意图，如图所示，该方法的形成步骤可以包括：

步骤S1：提供半导体硅衬底，在半导体硅衬底背面依照现有CIS产品片制作工艺完成背面淀积低温氧化膜。具体地，如图5所示，图中的半导体硅衬底BUCK为硅材料。

此时，在半导体硅衬底BUCK上，CMOS图像传感器基础工艺已经完成，也就是说，CMOS图像传感器的重掺杂衬底的已经形成。并且，也完成了CMOS图像传感器的背面淀积低温氧化膜。本实施例中，该步骤可以采用现有技术中的任何一种手段在半导体硅衬底背面低温氧化膜。

步骤S2：在完成上述低温氧化膜背封的基础上，在半导体硅衬底BUCK正面进行碳原子的注入片制造工序，该步骤可以增加硅基体缺陷密度，加大对金属元素的捕获能力，是本发明的关键点之一。

请参阅图6，图6为本发明实施例中完成步骤S2后的产品剖面示意图。

具体地，碳原子注入的工艺可以采用现有技术中的任何方法，通过改进CIS产品片重掺杂衬底的处理方法，例如，在业界通用的12寸CIS硅片背封LTO薄膜的基础上添加碳原子注入，用于加大硅衬底缺陷密度以提高硅衬底对金属元素的捕获能力。

本发明对于其它重掺杂的硅片工艺也同样具备改善的效果，可以通过根据不同的重掺杂的硅片工艺要求，改变碳原子注入的工艺参数，这些工艺参数可以包括离子注入碳元素组合,离子注入剂量、离子注入能量和碳离子注入范围(即注入的深度)等。

在本实施例中，步骤2中碳原子注入的计量的取值范围可以为1E10～IE16；步骤2中碳原子注入的能量取值范围可以为0.2Kev～250Kev；步骤2中碳原子注入的深度为3～20微米等。

步骤S3：在半导体衬底的正面进行EPI外延层的生长，完成产品片制造工序，如图7所示。

终上所述，本发明通过改进CIS产品片重掺杂衬底的处理方法，在业界通用的12寸CIS硅片背封LTO薄膜的基础上添加碳原子注入，用于加大硅体缺陷密度，加强对金属元素的捕获能力，提升产品器件的白点表现能力，现有工艺条件与新的处理工艺完成后效果比对示意如图8所示：

与现有技术相比，该新的处理工艺主要关键点在于将传统的重掺杂产品片进行碳原子注入，碳原子注入产品片会在硅衬底形成团簇，可有效加大对金属元素的捕获能力，最终达到了有效改善CMOS图像传感器的器件的白点表现能力。

以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。