一种用于ESD保护的双向纵向NPN结构的制作方法

文档序号:11101446阅读:1547来源:国知局
一种用于ESD保护的双向纵向NPN结构的制造方法与工艺

本发明创造涉及一种NPN结构,尤其涉及一种用于ESD保护的双向纵向NPN结构。



背景技术:

NPN是十分有效的 ESD 保护器件,由于其维持电压很低,所以能够承受很高的ESD电流。一般NPN器件为单方向ESD 保护器件,NPN器件的另外一个方向的ESD保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的ESD保护,会增大版图面积。然而,在一些IO有负电压的电路中,如果IO电压低于-0.7V,GND电压为0V,采用二极管进行反方向保护,二极管在电路正常工作时就会导通,产生漏电,必须采用双向NPN结构进行保护。



技术实现要素:

为了解决上述技术问题,本发明创造提供了一种用于ESD保护的双向纵向NPN结构,在P型衬底上设有DNW阱,在DNW阱两边设有NWell阱,中间设有PWell阱;一侧的NWell阱上部向上依次设有PESD区域和第一N+注入区,另一侧的NWell阱上部向上依次设有PESD区域和第二N+注入区;PWell阱上部,在PESD区域和第一N+注入区与PESD区域和第二N+注入区之间,设有STI区域。通过上述结构,解决了现有技术中存在的一般NPN器件只能提供单方向的ESD保护,当需要双向保护时,需要额外的二极管进行另外一个方向的ESD保护,增大了版图面积的技术问题。

为了实现上述目的,本发明创造采用的技术方案是:一种用于ESD保护的双向纵向NPN结构,包括有P型衬底,其特征在于:在P型衬底上设有DNW阱,在DNW阱两边设有NWell阱,中间设有PWell阱;

一侧的NWell阱上部向上依次设有PESD区域和第一N+注入区,另一侧的NWell阱上部向上依次设有PESD区域和第二N+注入区;

PWell阱上部,在PESD区域和第一N+注入区与PESD区域和第二N+注入区之间,设有STI区域。

从所述的第一N+注入区依次到其下部的PESD区域、NWell阱、DNW阱、NWell阱、另一侧的PESD区域,第二N+注入区构成正向ESD电流泄放路径NPN2;从第二N+注入区依次到其下部的ESD区域、NWell阱、DNW阱、NWell阱一侧的PESD区域,第一N+注入区构成反向ESD电流泄放路径NPN1。

所述的NPN1与NPN2的通路长度一致,且为对称性的结构。

所述的PESD区域是一层P型ESD注入层,用于减小NPN的触发电压。

本发明创造的有益效果在于:本发明通过在P型衬底上设有DNW阱,在DNW阱两边设有NWell阱,中间设有PWell阱;一侧的NWell阱上部向上依次设有PESD区域和第一N+注入区,另一侧的NWell阱上部向上依次设有PESD区域和第二N+注入区;PWell阱上部,在PESD区域和第一N+注入区与PESD区域和第二N+注入区之间,设有STI区域。本发明通过上述结构,提供了一种用于ESD保护的双向纵向NPN结构,且不需要增加额外的二极管,减小了版图面积。

附图说明

图1:为现有的单向NPN ESD保护结构。

图2:为本发明创造结构示意图。

图3:为本发明创造结构TLP测试结果示意图。

具体实施方式

一种用于ESD保护的双向纵向NPN结构,包括有P型衬底1,其结构为:在P型衬底上设有DNW阱2,在DNW阱2两边设有NWell阱3,中间设有PWell阱4;一侧的NWell阱3上部向上依次设有PESD区域5和第一N+注入区6,另一侧的NWell阱3上部向上依次设有PESD区域5和第二N+注入区7;PWell阱4上部,在PESD区域5和第一N+注入区6与PESD区域5和第二N+注入区7之间,设有STI区域8,在NWell阱3的上部外侧也设置有STI区域8,同时起到隔离作用。

第一N+注入区6形成T1端口,第二N+注入区7形成T2端口。

从第一N+注入区6依次到其下部的PESD区域5、NWell阱3、DNW阱2、NWell阱3、另一侧的PESD区域5,第二N+注入区7构成正向ESD电流泄放路径NPN2。

从第二N+注入区7依次到其下部的ESD区域5、NWell阱3、DNW阱2、NWell阱3一侧的PESD区域5,第一N+注入区6构成反向ESD电流泄放路径NPN1。

所述的NPN1与NPN2的通路长度一致,一致的通道长度保证NPN1与NPN2的特性一样,有相同的触发电压和维护电压。采用为对称性的结构,使ESD电流泄放更均匀。NPN1和NPN2通路是对称的NPN通路。

所述的PESD区域5是一层P型ESD注入层,且为比较薄的P型ESD注入层,在0.5um尺寸下的CMOS半导体工艺中都存在,利用PESD区域5可以减小NPN的触发电压。

图3是双向NPN结构的TLP测试结果,触发电压小于9V,维持电压大于4V,It2大于1.4A,此结构适合于45nm,65nm,90nm,0.13um,0.35um工艺中2.5V和3.3V的IO ESD保护。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1