成像像素阵列和处理器系统的制作方法

本实用新型整体涉及成像系统，并且更具体地讲，涉及使用基于孔的光电二极管的成像系统。

背景技术：

现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。成像传感器(有时称为成像器)可由二维图像感测像素阵列形成。每个像素包括接收入射光子(光)并将光子转变为电信号的光敏元件。有时，图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。

图像传感器可以是互补金属氧化物半导体(CMOS)图像传感器。常规CMOS图像传感器可包括n型钉扎光电二极管，以收集光电二极管。常规CMOS图像传感器还可使用n沟道金属氧化物半导体场效应晶体管(NMOS晶体管)。然而，这些常规CMOS图像传感器可经历较高暗电流和像素读出噪音。

因此希望能够为图像传感器提供改善的像素设计。

技术实现要素：

根据一个实施例，提供了一种成像像素阵列，包括：第一衬底层；第二衬底层；在所述第一衬底层中形成的p型光电二极管；源极跟随器晶体管，其中所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；以及互连层，所述互连层将所述第一衬底层耦接到所述第二衬底层。

优选地，所述成像像素阵列还包括：在所述第一衬底层中形成的转移晶体管。

优选地，所述成像像素阵列还包括：在所述第二衬底层中形成的重置晶体管，其中所述重置晶体管是p沟道金属氧化物半导体场效应晶体管。

优选地，所述成像像素阵列还包括：在所述第二衬底层中形成的行选择晶体管，其中所述行选择晶体管是p沟道金属氧化物半导体场效应晶体管。

优选地，所述互连层包括金属。

优选地，所述成像像素阵列还包括：在所述第一衬底层中形成的浮动扩散区，其中所述浮动扩散区包括轻掺杂p型浮动扩散区。

优选地，所述成像像素阵列还包括：在所述第二衬底层中形成的额外的浮动扩散区，其中所述额外的浮动扩散区包括轻掺杂p型浮动扩散区。

优选地，所述互连层插置在所述浮动扩散区和所述额外的浮动扩散区之间。

优选地，所述成像像素阵列还包括第三衬底层，其中所述第三衬底层包括选自由以下项构成的组中的一个或多个电路：时钟生成电路、像素寻址电路、信号处理电路、模拟数字转换器电路、数字图像处理电路和系统接口电路。

优选地，所述成像像素阵列还包括：额外的互连层，所述额外的互连层将所述第二衬底层耦接到所述第三衬底层。

优选地，所述成像像素阵列还包括：在所述第一衬底层的背侧上形成的钝化层。

优选地，所述成像像素阵列还包括：与所述p型光电二极管相邻的n型掺杂钉扎层。

优选地，所述源极跟随器晶体管形成于所述第二衬底层中。

根据另一个实施例，提供了一种处理器系统，包括中央处理单元、存储器、输入-输出电路、以及成像设备，其中所述成像设备包括具有图像像素阵列的图像传感器，并且其中所述图像传感器包括：上部晶圆，其中所述上部晶圆包括p型钉扎光电二极管阵列；中部晶圆；具有至少一个处理电路的下部晶圆；源极跟随器晶体管，所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管；第一互连层，所述第一互连层将所述上部晶圆耦接至所述中部晶圆；以及第二互连层，所述第二互连层将所述中部晶圆耦接至所述上部晶圆。

优选地，所述中部晶圆具有耦接至所述第二互连层的硅通孔。

优选地，所述中部晶圆还包括重置晶体管和行选择晶体管，其中所述重置晶体管和所述行选择晶体管两者都是p沟道金属氧化物半导体场效应晶体管。

优选地，所述图像传感器还包括：在所述上部晶圆的背侧上形成的钝化层。

优选地，所述钝化层包括所述上部晶圆中的n型注入物。

优选地，所述钝化层包括带正电的薄膜。优选地，所述源极跟随器晶体管形成于所述中部晶圆中。

附图说明

图1是根据本实用新型实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据本实用新型实施例的具有多个接合在一起的衬底的示例性图像传感器的透视图。

图3是根据本实用新型的一个实施例的具有p型光电二极管和PMOS晶体管的示例性像素的电路图。

图4是根据本实用新型的一个实施例的形成图2和图3所示类型的图像传感器的示例性方法的流程图。

图5为根据本实用新型的实施例的处理器系统的框图，该处理器系统采用图1-4的实施例。

具体实施方式

本实用新型的实施方案涉及具有背照式像素的图像传感器。为了减少图像传感器中的暗电流和像素读出噪音，像素可包括p型基于孔的钉扎光电二极管。存储于p型钉扎光电二极管中的电荷可被转移至p型浮动扩散(FD)节点，并被像素电路读出，该像素电路使用p沟道金属氧化物半导体场效应晶体管(在本文有时称为PMOS晶体管或p沟道MOSFET)。另外，像素电路可拆分到多个晶圆。这种布置可使得像素光电二极管具有比像素电路整体都在单个晶圆上的情况更大的尺寸。

图1中示出了具有数字相机模块的电子设备。电子设备10可以是数字照相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器14和一个或多个透镜28。在操作期间，透镜28(有时称为光学器件28)将光聚焦到图像传感器14上。图像传感器14包括将光转换成数字数据的光敏元件(如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器14可包括偏置电路信号缓冲电路(如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟数字(ADC)转换器电路、数据输出电路、存储器(如，数据缓冲电路)、寻址电路等。

可将来自图像传感器14的静态图像数据和视频图像数据经由路径26提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。

图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC))中，相机传感器14以及图像处理和数据格式化电路16在共用集成电路芯片上实现。使用单个集成电路芯片来实施相机传感器14以及图像处理和数据格式化电路16能够有助于降低成本。不过，这仅为示例性的。如果需要，可使用单独的集成电路芯片来实现相机传感器14以及图像处理和数据格式化电路16。

相机模块12可通过路径18将采集的图像数据传送到主机子系统20(例如，图像处理和数据格式化电路16可将图像数据传送到子系统20)。电子设备10通常向用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用程序的能力。为实现这些功能，电子设备10的主机子系统20可包括存储和处理电路24以及输入-输出设备22，诸如小键盘、输入-输出端口、操纵杆和显示器。存储和处理电路24可包括易失性和非易失性的存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。

图2示出了图1中的示例性图像传感器，诸如图像传感器14。图像传感器14可通过以下方式来感测光：将碰撞光子转换成积聚(收集)到传感器像素中的电子或空穴。当p型光电二极管可将碰撞光子转化为孔时，n型光电二极管可将碰撞光子转化为电子。在完成积聚周期之后，收集到的电荷可被转换成电压，该电压可被提供给图像传感器14的输出端子。在图像传感器14为互补金属氧化物半导体(CMOS)图像传感器的实施方案中，电荷到电压的转换可直接在图像传感器的像素中完成。然后，模拟像素电压可通过各种像素寻址和扫描方案被转移到输出端子。模拟信号还可在到达芯片输出之前在芯片上被转换成数字等同物。像素可具有源极跟随器(SF)，该源极跟随器可驱动用合适的寻址晶体管连接到像素的感测线。

在电荷到电压转换完成并且所得信号从像素转移出去之后，图像传感器14的像素可被重置以便准备积累新的电荷。在某些实施方案中，像素可使用浮动扩散区(FD)作为电荷检测节点。在使用浮动扩散节点时，重置可通过导通重置晶体管来实现，该重置晶体管将FD节点导电地连接到电压参考或地电位，该电压可以是像素SF漏极节点。这一步骤从浮动扩散节点移除收集到的电荷。

图像传感器14可用一个或多个衬底层形成。衬底层可以是半导体材料层，诸如硅层。衬底层可使用金属互连件连接。图2中示出了一个示例，其中衬底42、44和46用于形成图像传感器14。衬底42、44和46有时可称为芯片或晶圆。上部晶圆42可包括像素阵列32中的钉扎光电二极管。上部晶圆42还可包括电荷转移晶体管。然而，为了确保上部晶圆42中有充足的空间用于光电二极管，可在中部晶圆44和下部晶圆46中为像素形成多个像素电路。

可在每个像素处用互连层将中部晶圆44接合到上部晶圆42上。例如，可将中部晶圆44中的像素电路34接合到浮动扩散(FD)，该浮动扩散连接到在上部晶圆42中形成的电荷转移晶体管上。将上部晶圆42中的每个像素接合到中部晶圆44中对应的像素电路上(例如，浮动扩散接合到浮动扩散)可称为混合接合。中部晶圆44和下部晶圆46不可采用混合接合耦接。只有每个晶圆的外围电接触垫36才可接合在一起(例如，芯片-芯片连接38)。图像传感器14中的每个晶圆可包括相关电路。上部晶圆可包含钉扎光电二极管和电荷转移晶体管。中部晶圆可包括像素电路(例如，浮动扩散节点、源极跟随器晶体管、重置晶体管等)。底部晶圆可包括时钟生成电路、像素寻址电路、信号处理电路(诸如CDS电路)、模拟数字转换器电路、数字图像处理电路和系统接口电路中的一个或多个。

图3是具有由互连层连接的多个衬底层的示例性图像像素的图。如图3所示，衬底42可包含光电二极管52和转移晶体管54。光电二极管52可以是p型基于孔的光电二极管。光电二极管52可耦接到正电位53。光电二极管还可包括浅n型针扎注入物以钉住光电二极管。上部晶圆42还可包括转移晶体管54。当生效时，转移晶体管54可将电荷从光电二极管52转移至浮动扩散58。

互连层可用于将上衬底层42连接至中衬底层44。互连层56可由金属(例如铜)之类的导电材料形成。在某些实施方案中，互连层可包括焊料。互连层还可为直通硅通孔(TSV)。

衬底42和44可包含浮动扩散区。浮动扩散区58可以是轻p型掺杂浮动扩散区。使用轻掺杂形成浮动扩散可减轻对晶圆的损坏。减轻对晶圆的损坏可减少浮动扩散的渗漏，并提高像素的转换增益。第一轻p型掺杂浮动扩散区可形成于上部晶圆42内。额外的轻p型掺杂浮动扩散区可包括在中部晶圆44内。上部晶圆42中的浮动扩散可电连接至中部晶圆44中的浮动扩散。这两个浮动扩散都可在浮动扩散区内具有p+掺杂区。为简单起见，图3仅在标记的中部晶圆内具有浮动扩散。

中部晶圆44还可包括重置晶体管60。当生效时，重置晶体管可将浮动扩散58耦接至地电位74。这清除了浮动扩散58的聚积电荷。中部晶圆44还可包括源极跟随器晶体管62。源极跟随器晶体管可耦接到地电位76和行选择晶体管64。如果需要，源极跟随器晶体管62和重置晶体管60都可耦接到相同的地电位。重置晶体管60、源极跟随器晶体管62和行选择晶体管64都可以是p沟道MOSFET。源极跟随器晶体管62可以是埋设沟道或表面沟道晶体管。

互连层可用于将中衬底层44连接至下衬底层46。互连层66可由金属(例如铜)之类的导电材料形成。在某些实施方案中，互连层可包括焊料。互连层还可为直通硅通孔(TSV)。

下部晶圆46可包括与像素相关联的至少一个电路(例如时钟生成电路、像素寻址电路、CDS电路、模拟数字转换器电路、图像处理电路和系统接口电路)。像素输出线68可向各个处理电路提供来自像素的信号。下部晶圆46还可包括正电位78和用于像素电路的电流源晶体管72。选择晶体管70可插置在电流源和行选择晶体管64之间。然而，如果需要，选择晶体管70可不包括在电路中。正电位78可以是与正电位53相同的电位，或与正电位53不同的电位。

在晶体管60、62和64是PMOS晶体管的一个实施例中，电流源72可被称为PMOS电流源。如果晶体管60、62和64是NMOS晶体管，则用于PMOS晶体管的电流源可低于必要的电流源。因此，使用PMOS晶体管而不是NMOS晶体管允许使用产生较低功耗和较小噪音的较低电流源。较低电流源还可减少暗电流并降低晶圆温度。与NMOS晶体管相比时，使用PMOS晶体管还改善读出噪音基底。PMOS源极跟随器晶体管具有比NMOS源极跟随器晶体管低的读出噪音。

与常规CMOS图像传感器相比，图3的布置提供多个其他改进。p型光电二极管显著减少暗电流。另外，在本实用新型的实施例中，浅沟槽隔离(STI)不是必须的。与常规图像传感器相比，不存在STI具有额外的暗电流改进。由于受限的硅从浅轻掺杂浮动扩散脱离，所以图3的像素还具有来自浮动扩散区的较低渗漏。还可减少浮动扩散的电容，这可增加转换增益。

拆分三个晶圆之间的像素电路还具有多个优点。首先，与仅使用一个晶圆的情况相比，光电二极管可更大。这增加了像素的满阱容量和量子效率。还可单独优化每个晶圆的性能。

尽管未在图3中示出，但是额外的部件可并入到像素中。例如，可将存储二极管或存储电容器包括用于全局快门或高动态范围应用。如果需要，可向像素提供额外的晶体管来实施双转换增益模式。该额外的晶体管可耦接到电容器。当该额外的晶体管接通时，电容器可被切换为使用状态，以向浮动扩散FD提供额外的电容。这导致像素的转换增益较低。当该额外的晶体管断开时，电容器的附加负载被移除并且像素恢复到相对更高的像素转换增益配置。

在图3的例子中，在重置晶体管60、源极跟随器晶体管62和行选择晶体管64被示出为形成于中部晶圆44中的情况下，转移晶体管54被示出为形成于上部晶圆42中。应当指出的是，该实例仅仅是说明性的，并且如果需要，晶体管可形成于其他晶圆中。例如，重置晶体管60和/或源极跟随器晶体管62可形成于上部晶圆42中而非中部晶圆44中。

图4示出了用于形成图2和图3所示类型的图像传感器的示例性方法。在步骤200处，可提供衬底100。衬底100可以是p型掺杂硅衬底。而且，在步骤200处，n型外延硅102可在衬底100上生长。在步骤202处，可将沟道停止层104注入到n型外延硅102中。牺牲氧化物106也可生长，并且可将多晶硅图案化以形成转移门108。在步骤204处，可将掺杂物注入到n型外延硅中以形成光电二极管110。光电二极管110可以是硼掺杂的p型光电二极管。如果需要，也可使用其他掺杂物。而且，在步骤204处，可沉积间隔件114，并且可形成n型钉扎层112。钉扎层112可以是由砷注入物或其他所需n型掺杂物形成的n+钉扎层。在步骤206处，可形成n阱注入物116以彼此隔离相邻的光电二极管。在步骤208处，可形成浮动扩散118。可使用轻掺杂p型注入物形成浮动扩散118。局部p+注入物可形成于轻掺杂p型注入物中。

在步骤210处，晶圆42可设置有贯穿介电层122的通孔120。还可提供额外的晶圆44。晶圆44可具有介电层122、n阱124和p型衬底126。晶圆44可具有形成于n阱124中的浮动扩散118。可通过与晶圆42中的浮动扩散相同的方式形成晶圆44中的浮动扩散。晶圆42和44可耦接至互联件56。互联件56可以是混合接合。通路120可接触各个互连层，包括互连层56以及浮动扩散区118的p+掺杂领域。在步骤212处，可使用化学机械研磨(CMP)和化学湿法蚀刻使晶圆44变薄。如果需要，也可使用其他变薄工艺。变薄的晶圆44可使得衬底126完全移除。而且，在步骤212处，可形成硅通孔(TSV)128。TSV可填充有铜或另一种金属。

在步骤214处，可提供额外的晶圆46。晶圆46可具有介电层130、p型外延硅层132和p型衬底134。晶圆46可将晶圆44耦接至互连件66。在步骤216处，可使用CMP结合化学湿法蚀刻或另一种所需变薄工艺使晶圆42变薄。可使晶圆42变薄，以使得衬底100可整体移除。在变薄过程中，还可移除n型外延硅102的一部分。

在晶圆变薄后，可在晶圆42上形成钝化层136。在与光电二极管110相邻的晶圆42背侧形成钝化层136。可使用任何所需技术形成钝化层136。在一个示例性实施例中，可通过将浅n型层注入到晶圆的背侧，然后进行激光退火来形成钝化层136。在另一个实施例中，可通过沉积晶圆背侧上带正电的薄膜以从背侧表面上排除孔来形成钝化层136。在又一个实施例中，可通过在前段工程(FEOL)处理过程中穿过晶圆42的前侧注入深n型掺杂物来形成钝化层136。在FEOL处理过程中，可热激活n型掺杂物。钝化层136可减少像素中的暗电流。在步骤218处，可在像素上方形成防反射涂层138、滤色器140和微透镜142。

图5以简化形式示出包括成像设备306的典型处理器系统300(诸如数字相机)。成像设备306可包括具有图3所示类型像素的像素阵列312。处理器系统300是可包括成像设备306的具有数字电路的示例性系统。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统、以及其他采用成像设备的系统。

处理器系统300可以是数字静态或视频摄像机系统，其可包括镜头(诸如镜头318)，该镜头用于在快门释放按钮316被按下时，将图像聚焦到像素阵列(诸如像素阵列312)上。处理器系统300可包括中央处理单元，诸如中央处理单元(CPU)302。CPU 302可以是微处理器，该微处理器控制相机功能和一个或多个图像流功能，并通过总线(诸如总线314)与一个或多个输入/输出(I/O)设备308通信。成像设备306还可通过总线314与CPU 302通信。系统300可包括随机存取存储器(RAM)304和可移动存储器310。可移动存储器310可包括通过总线314与CPU 302通信的闪存存储器。成像设备306可在单个集成电路上或在不同芯片上与CPU 302相组合，并可具有或没有存储器存储装置。尽管总线314被示出为单个总线，但该总线也可以是一个或多个总线或桥接器或其他用于互连系统部件的通信路径。

在本实用新型的各种实施例中，成像像素阵列可包括第一衬底层、第二衬底层、第一衬底层中形成的p型光电二极管、第二衬底层中形成的源极跟随器晶体管以及将第一衬底层耦接至第二衬底层的互连层。源极跟随器晶体管可以是p沟道金属氧化物半导体场效应晶体管。成像像素阵列还可包括形成于第一衬底层中的转移晶体管和形成于第二衬底层中的重置晶体管。重置晶体管可以是p沟道金属氧化物半导体场效应晶体管。成像像素阵列还可包括形成于第二衬底层中的行选择晶体管。行选择晶体管可以是p沟道金属氧化物半导体场效应晶体管。

互连层可包含金属。成像像素阵列还可包括形成于第一衬底层中的浮动扩散区。浮动扩散区可包括轻掺杂p型浮动扩散区。成像像素阵列还可包括形成于第二衬底层中的额外的浮动扩散区。额外的浮动扩散区可包括轻掺杂p型浮动扩散区。互连层可插置在浮动扩散区和额外的浮动扩散区之间。成像像素阵列还可包括第三衬底层。第三衬底层可包括选自以下各项的电路：时钟生成电路、像素寻址电路、信号处理电路、模拟数字转换器电路、数字图像处理电路和系统接口电路。成像像素阵列还可包括额外的互连层，所述额外的互连层将第二衬底层耦接至第三衬底层。

在各种实施例中，系统可包括中央处理单元、存储器、输入-输出电路和成像设备。成像设备可包括具有像素阵列的图像传感器。图像传感器可包括具有至少一个处理电路的上部晶圆、中部晶圆、下部晶圆、将上部晶圆耦接至中部晶圆的第一互连层和将中部晶圆耦接至下部晶圆的第二互连层。上部晶圆可包括p型钉扎光电二极管阵列。中部晶圆可包括源极跟随器晶体管，所述源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管。中部晶圆可具有耦接至第二互连层的硅通孔。中部晶圆还可包括重置晶体管和行选择晶体管。重置晶体管和行选择晶体管两者都可以是p沟道金属氧化物半导体场效应晶体管。系统还可包括形成于上部晶圆背侧的钝化层。钝化层可包括上部晶圆上的n型注入物或带正电的薄膜。

在各种实施例中，用于形成成像像素阵列的方法可包括将p型掺杂物注入到第一晶圆中以形成p型光电二极管，将n型掺杂物注入到第一晶圆中以形成n型钉扎层，在第一晶圆中形成轻掺杂p型浮动扩散区，在浮动扩散区内形成p+掺杂区，并且使用互连层将第二晶圆附接到第一晶圆。金属通孔可将浮动扩散区内的p+掺杂区耦接至互连层，并且第二晶圆可包括源极跟随器晶体管，该源极跟随器晶体管是p沟道金属氧化物半导体场效应晶体管。该方法还可包括在第一晶圆背侧上形成钝化层。形成钝化层可包括在将浅n型层注入第一晶圆的背侧中并激光退火该浅n型层，将深n型层注入到第一晶圆的前侧中并热激活深n型层，或者将带正电的薄膜沉积在第一晶圆的背侧上。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。

相关申请的交叉引用

本申请要求2016年2月8日提交的Hong-Wei Lee和Jeffery Beck发明的名称为“Pixel and Circuit Design for Image Sensors with Hole-Based Photodiodes”(用于具有基于孔的光电二极管的图像传感器的像素和电路设计)的美国临时申请No.62/292630的优先权，该临时申请以引用的方式并入本文中，并且据此要求其对共同主题的优先权。