用于改进片上天线的效率的技术的制作方法

本发明涉及包括天线的辐射源、收发器和其他装置，例如涉及放置在硅基板(芯片)上的cmos技术天线。

背景技术：

近几十年来的cmos技术创新打开了通向设计thz频率的全cmos集成系统的可能性的大门。thz频率的小天线尺寸使cmos和硅对于可调向的2d发射器和接收器阵列而言具有吸引力。在先工作成功地显示了利用片上天线的thz源阵列[4,10-13]。然而，在不增加成本的情况下在标准cmos中实现具有显著辐射功率和效率的锁频和锁相的这种阵列仍是一种挑战。以下将描述的解决方案致力于解决cmosthz辐射阵列中的若干现有问题，例如：

第一个问题是天线效率，如天线阵列那样的和在天线阵列中的问题。标准cmos中的体硅具有高电容率和低电阻率，其在100-800μm的体厚度下在0.3thz处招致显著的辐射损失。如果在接地硅基板(低的或高的相对电容率)上设计片上天线，则电磁波将会在所有方向从天线向外辐射和传播。在基板内部辐射的所有波将会在地平面和电介质/空气界面之间反射。在干次反弹之后，反射的角度将会增大，并且在临界角之后，波将会被捕获在基板内并且耦合到表面波模式(te0和tm1为主要的贡献者)。开发了若干解决方案来规避这一问题(比如覆板石英层、背面硅透镜)，然而，它们全都具有成本，需要外部元件，并且使芯片集成复杂化。

即，在先工作添加了具有背面辐射[11-12]或石英覆板[13]的高造价透镜以保持合理的效率。天线效率对于片上2d阵列而言更成为挑战，这是因为其由于硅总面积而劣化，从而使得其不可扩展。还已知的是，天线阵列系统需要大的硅面积(与单个天线所需的面积相比，不成比例地大)以便实现其最大增益。

第二个挑战是在这种阵列的每个元件中的有效thz生成。在这层意义上，由于特别是在功率放大器中消耗的dc功率，压控振荡器(vco)通常对于倍频器链(multiplierchain)而言是优选的。在普遍存在的交叉耦合对中，特别是在使用附加的缓冲器和无源倍频器在所生成的基波的谐波处驱动天线时，在其调谐范围、输出功率和相位噪声之间存在不可避免的权衡取舍。

第三个挑战是锁定阵列。如在本领域中所知的，可以使用有源倍频器链以显著dc功率和面积为代价来将信号锁定到低频基准。还可以使用各个pll，同样具有面积和功率的开销，但由于负载因而还具有输出功率损失。次谐波注入锁定可以是面积和功率高效的，但仍需要消耗了面积、功率并且不容易在2d中扩展的较低(除毫米波外)lo分布。应当注意，thz辐射源/阵列的锁定是特定技术问题，其在所谓的“thz空隙(thzgap)”(0.3thz–3thz)中尤为尖锐。

近年来已经做出了许多努力，通过将集成电路的操作范围从毫米波向thz范围(300ghz–3thz)延伸以覆盖“thz空隙”。应当注意，在thz空隙以上，由于可以通过光学设备来供给高于3thz的频率，因此所述问题并不十分尖锐。thz信号对于许多应用而言是期望的，但它们受到其抖动(或相位噪声)的限制，这意味着它们的频率和波幅在时间上不恒定。而且，当前的用于实现被锁定的thz源的方式需要复杂的设计，尤其当用于相控阵列系统中时。这是由于若干问题，比如：i)lo功率分布损失(分离器)信号(由于高频所致)，ii)锁相环(pll)的复杂性和iii)在这样的频率处的有源倍频链(amc)的非常高的dc功耗。目前，这些问题以使用昂贵技术(例如inp和gan)为代价来克服。

尽管已经在相对便宜的cmos技术中(即，在用于构造集成电路的互补金属氧化物半导体技术中)展示了thz信号的生成和检测，各种挑战仍然妨碍cmos技术对于这种应用切实可行。一个重要问题是，当前的cmos晶体管很难在从0.3thz(300ghz，所谓的最大频率，在不同cmos版本中不同)开始的thz范围展示任何功率增益。由于这一原因，信号生成不得不依赖低频(基频)源/发射器的(典型地在毫米波范围中的)谐波生成。该方式中的主要挑战是实现高输出功率、高生成效率、高片上辐射效率、以及对基频和其他不必要谐波的良好抵制。

在先已知的解决方案通过使用d频带频率源的二次谐波[1]或w频带源的三次谐波[2-5]来生成j频带(220-325ghz)信号。在所提及的工作中，一般而言，源(通常是诸如压控振荡器vco的振荡器)的输出通过变压器耦合到天线，变压器引入了额外的损失，还辐射能量，因此降低了注入到天线中的功率。在这种情况下的天线的挑战不仅是从cmos的干扰硅基板有效地辐射所需谐波，而且要抵制基频，由此进一步改善所辐射的信号的质量和总体功率效率。在[2]中展示了一种改进，其中片上环形天线直接连接到vco晶体管的漏极。然而，为了使片上thz辐射源实用，例如可用于相干通信或雷达成像，该源的频率和相位需要被锁定到基准源。

一种方法是使用基频[3]处的pll(锁相环)，其大大增加了电路复杂性、成本和dc消耗。而且，在存在辐射源(vco)的阵列的情况下，该方法要么每一元件均需要单独的pll，要么需要针对毫米波或甚至thz信号的有损的、复杂的分布网络。

现有技术中已知的另一方法是将许多vco组合并耦合在同一芯片上并行地运行并采用互锁[2]。然而，在这样的方法中，vco输出必须在天线之前被功率组合或者必须在每个元件(vco)区域内提供天线。功率组合于是以基频执行，这是个缺点。另外，互锁不一定足以用来实现来自整个整列的被锁定的发射信号；这个问题有时通过在阵列内放置若干合成器来对付，以便将整个阵列注入锁定，而这一解决方案同样是高成本、复杂和dc消耗大的。信号分布于是在较低的、低损失的频率处进行，但在硅面积和dc功耗方面的成本较高。

关于上文讨论的主题的许多公开在说明书之后呈现的章节“参考文献”中有提及。

技术实现要素：

本发明的目的是以最经济的方式并且至少针对thz辐射源和阵列来解决上述若干现有问题——单个天线元件的效率、天线阵列的效率、天线/阵列的锁定。

已经提及，天线阵列系统需要比单个天线所需面积大得多(且不成比例地大)的大硅面积以便实现其最大增益。

为了解决天线效率这第一个问题，本发明人提出了如下构思：通过在芯片/绝缘板的硅基板中创建沟道，将用于片上天线(其为单个天线元件或天线阵列中的天线元件)的单独区域从该芯片的其余硅区域/该板的其余区域中保留出来/隔离出来，以便保留该片上天线的增益，其中，所述沟道限定了天线的单独区域，因此将该天线从其余硅区域和/或阵列的其他天线隔离出来。将在说明书和权利要求书中使用的术语天线芯片应当被理解为布置在绝缘板/芯片/晶片上的一个或多个天线。

为了实现片上天线的(从周围或从阵列的其他天线和它们的硅区域中的)更有效的隔离，硅基板中的沟道可以被金属化(金属镀覆，设有嵌入于所述沟道中的金属球，以导电材料填充)。片上天线可以是印刷天线、接收/或发射天线，例如thz天线。片上天线可以连接到例如具有vco形式的发射器。天线(和vco)可以通过诸如cmos等经济的技术来生产。

在本说明书中，术语“天线”和“发射器”中的每一个可以按两种含义来使用：特定的和一般的。在特定含义中，这两个术语定义了可以一起形成天线元件的发射器和天线。然而，天线可以是接收天线，因此可以不连接到任何发射器/馈源。在这种情况下，天线元件包括没有发射器的天线。在非特定(一般)含义中，术语天线/发射器中的任一个可以替代术语“天线元件”来使用。用于辐射频率的源(辐射源)可以包括包含相应发射器的一个或多个天线元件。两个或更多个天线元件形成阵列，它们可以被称为阵列的像素。在说明书中，术语辐射源、发射器、收发器、天线、天线元件、阵列元件、阵列像素可能穿插使用，并且应当根据上下文并参考附图来理解。

应注意的是，沟道(金属化或没有金属化)可以在将阵列放置在板上时设置。不过原则上这种沟道可以在将天线印刷在板上之前预先设置。此外，可以将沟道制作在基板/板的正面上。单独区域优选是最佳的。在本说明书中，最佳区域可以理解为这样一个单独区域，其由围绕阵列中的单个天线的所述沟道(具有或不具有金属壁)来限定，在其内，单个天线的增益在操作中保持不劣化。本发明人认识到增益保留的效果是对在天线或天线阵列所处的芯片上出现的表面波的动作进行了抵消的结果。本发明人已经注意到，如果一旦通过经验或通过分析而为特定天线的特定阵列找到的最佳区域被更改(即尺寸增大或减小)，则被这样的更改后的区域所包围的天线的增益劣化。

诸如gaas或gan之类的若干技术具有tsv(贯穿基板通孔)的制造可行性，其表明通孔可以贯穿整个芯片并连接芯片的底部和顶部。这样的通孔可以在将天线印刷在芯片上之前或与之同时地制造在硅芯片的前面上。另一选项是(为板)提供贯穿金属通孔。本构思的一个未来可能的实现方式是将这样的通孔(tsv、tmv)用来包围天线的最佳区域，或者为了创建包围最佳区域的所提到的金属壁。不过，这样的tsv元件目前在标准硅技术(例如cmos、sige)中还不可用，并且很可能很长一段时间都不会出现。因此，本发明人提出了一种简单直接的解决方案，其包括在硅基板(或芯片或板)中设置分割沟槽，并随后优选地采用导电胶对它们进行镀覆或填充。在它们的实验中，本发明人成功地得到了预期效果：它们将天线的最佳区域与其余的硅区域隔离，并保留了片上天线的增益。例如，由于背面金属镀覆沟槽的构思和示例性先进技术，本发明人成功在任何硅区域上集成高增益天线，保留其最先进性能，并且允许以非常低的成本实现性能优良的片上天线。嵌入于硅基板中的金属壁的深度或沟道的深度可以在基板厚度所允许的最大深度以内变化。

实际上，本发明人还提出了一种制造天线芯片的方法，该方法包括：在绝缘板上设置一个或多个天线元件的步骤，每个天线元件能够辐射和/或接收频率；以及在绝缘板上设置沟道以便由所述沟道限定针对所述天线元件中的每一个的相应单独区域的步骤。(绝缘板还可以被称为芯片、硅基板、晶片、板、晶圆。)

天线芯片可以是辐射频率的源，在这种情况下，天线元件包括连接到发射器的天线。

如前所述，该方法可以具有至少以下版本。在板上可以设置两个或更多个天线的阵列。可以以创建最佳单独区域/多个最佳单独区域的方式来设置沟道。沟道可以在板的背面或正面做出。沟道可以在设置天线之前或之后制作。背面沟道还可以以导电材料填充以在其内部设置导电壁。可以通过cmos或类似技术来制造天线。

为了解决在每个阵列元件中的有效thz生成这第二个问题，本发明人提出对天线的发射器使用例如更功率有效的vco拓扑而非传统vco，比如基于微分考毕兹(colpitts)拓扑的vco。另外，本发明人提出直接将vco与适当的天线连接，从而提供了修改后的天线元件。使用便宜的cmos技术等所制造的这样的天线元件形成了有效的thz频率辐射源。其可以有效地用于例如thz天线阵列中。因此，提出了包括直接连接到天线的具有vco拓扑的发射器的天线元件。发射器可以具有考毕兹vco拓扑。更具体地，天线元件可以是cmos制造的thz频率天线元件。天线元件可以具有所提出的天线芯片的形式。

为了解决锁定阵列的第三个挑战，本发明人提出了新的方法，即所谓的无线次谐波注入锁定(在图1c中示意性描绘，并随后在例如图1b、6b、6c的其他附图中示出并说明)，尤其对于以thz频率操作的天线和天线阵列是优越的。实际上，提及的所有挑战一起带来本发明的又一方面。本发明提供了一种产生鲁棒的频率被锁定信号的(例如在thz频率中和/或在所谓的“thz空隙”的频率范围中操作的)辐射源的成本有效的技术。在现有技术中，通过诸如cmos等(例如bt、fr4等的板/封装件)传统的相对便宜的技术来建立感兴趣的发射器(即thz天线元件)被认为是不可能的。

实际上，本发明人提出的用于锁定天线元件的方法包括：提供具有thz天线的适当发射器，以及通过使用期望的发射thz频率的次谐波频率来执行发射器的无线外部注入锁定，从而也获得发射器的期望的锁定的发射thz频率。

更详细地说，为了锁定由发射器产生的thz信号(例如，“thz空隙”信号)，本发明人提出以下步骤：

-提供具有能够发射期望thz信号到空闲空间中且适于接收该信号的次谐波频率的天线的发射器；(根据所需的所辐射的频率的thz/thz空隙发射器)

-提供用于无线地锁定thz发射器的外部远端辐射源，

-提供以被锁定的(无抖动的)频率(其是关于thz发射器的期望发射频率的次谐波)从上述源辐射的锁定波束，并且确保所辐射的波束在空间上包围thz发射器(可能的话，这种发射器的阵列或至少阵列中大部分发射器)，因此将(多个)发射器锁定到(多个)thz发射器的次谐波频率并因而锁定(多个)thz发射器的发射频率。

事实上，本发明人已经显示了(多个)发射器的发射频率由于它/它们的次谐波频率的锁定而也将被锁定。

发射器可以是通过dc供电方案被馈电的压控振荡器(vco)。对于所需的发射和接收能力，可以设有适当的thz天线。例如，thz天线可以具有片上天线的形式。可以使用cmos技术(例如使用cmos65nm)制造vco。天线也可以是基于cmos的，或替代地由sige、inp、hemt技术中的任何技术制造。天线优选地形成具有发射器的普通集成电路(ic)的一部分。具有压控振荡器(vco)形式的cmos发射器可以直接连接到片上天线(例如经由vco晶体管漏极)。

在包括多个类似发射器的阵列中，与天线耦合的发射器可以被称为阵列的元件。在本说明书的框架中，所提及的感兴趣的发射器有时可以被称为第一发射器或收发器。外部源有时可以被称为第二发射器。

在本专利申请的上下文中，术语“频率”应当理解为电磁信号的频率，该信号可以输入到收发器/发射器或从收发器/发射器输出。

术语“被锁定的频率”应当理解为具有在特定频率值处被锁定(即，无抖动)的频率的信号。

应当注意的是，无论一般地还是特别地，所提及的发射器可以能够同时：

-生成基频，

-接收基频的锁定次谐波频率，以及

-产生并发射关于锁定频率的超谐波频率。

因此将理解，所述超谐波频率可以是基频或基频的高次谐波，并且保持关于所提及的次谐波(锁定)频率的超谐波。因此，本发明人提出的解决方案也可以被阐述为一种适合于对发射器产生的thz信号(例如，thz空隙信号)进行锁定的方法，其包括：

-提供发射器，其能够a)至少生成nthz的第一频率，b)接收n/nthz的第二频率，其中n为自然数；c)至少发射高于或等于所述第一频率的第三频率；

-提供能够发出与发射器的第二频率相等的n/nthz的被锁定频率的外部源；

-启动发射器和源，同时将发射器暴露于源的辐射，以通过使用其n/nthz的第二频率来执行发射器的无线注入锁定，从而也锁定所述第三频率；

-从发射器输出作为发射频率的被锁定的所述第三频率。

例如，第一频率可以是发射器的基频，并且第二频率可以是发射器的次谐波频率。次谐波情况是优选的，因为其更容易从现今的设备导出。第三频率可以是发射器的超谐波频率或者是其基频。可替代地，第一频率可以是发射器的超谐波发射频率，而第二频率可以是发射器的基频或次谐波频率。在本说明书中优选的是，第三/第一频率用于经由第一发射器的输出信号发射信息，而第二频率用于控制(锁定)第一发射器的各种信号的相位和频率。

此外，该方法可以包括：采取措施以阻止除了所述第二频率以外的频率进入发射器(收发器)。为了执行这一步骤，所述措施可以包括：

a)使得发射器窄频带的天线适于仅通过所述第二频率；b)对源的被锁定的第二频率执行特定调制，并使得发射器的天线适于仅通过受到所述特定调制的频率。

在又一版本中，该方法包括：还从发射器同时输出被锁定的第二频率(也就是，用于阵列中的相邻发射器的互锁，后文将描述)。应当注意，在这样的阵列中，许多发射频率理论上可以共存。阵列中的每个元件可以被设计为产生其自己的发射频率，但是可以使用同一个第二频率用于外部锁定和/或互锁。在本说明书的框架中，我们主要讨论并示出发射单个频率的发射器/阵列。

在所提及的该方法的又一版本中，其包括使发射器的天线适于：发射第一频率nthz以用于载送信息，接收第二频率n/nthz以用于发射器的无线注入锁定，发射第二频率n/nthz以用于发射器阵列中的一个或多个相邻发射器的无线注入锁定。如前所述，可以提供类似于所述发射器且处在所述第一发射器邻近的至少一个附加的发射器来形成发射器阵列。随后可以通过使用来自阵列的至少一个发射器的被锁定的第二频率来执行发射器阵列的相邻发射器之间的无线注入锁定。在该方法的一个优选版本中，其包括：在发射器阵列中组合互锁和外部锁定，从而得到高eirp(有效全向辐射功率)、trp(总辐射功率)、低dc(直流)消耗和较小的电路复杂性。

当用于类似元件的阵列中时，存在改进所提出的解决方案的能力的附加选项。来自阵列的不同发射器(vco元件)的发射信号的相位通常不相同。本发明人已经表明可以仅通过调整各元件的相对相位来执行阵列的总放射波束的空间转向，这可以通过调整vco的所谓dc工作点来完成。

已知任何vco产生抖动或未锁定的信号；此外，cmosvco此前被认为不适合用于锁定thz频带的频率。本发明人声明，出乎意料的是所提出的方法允许有效地锁定这种基于cmos(例如，基于65nmcmos)的vco的thz空隙发射频率并且克服了目前对于基于cmos的发射器而言在thz空隙处固有的缺陷。

例如，基于cmos发射器/vco的次谐波频率的使用允许在低于vco的fmax(即，vco在其处仍提供增益的最大频率)的频率范围中工作，从而所提出的解决方案不会遭受在高于fmax的频率处的发射器增益的缺乏。

此外，本发明人以新颖的无线方式来利用注入锁定的现象。即，他们使用了来自工作在空闲空间中的远端源的功率十分低的次谐波频率锁定信号，并且出人意料地获得了具有被锁定的thz空隙频率的鲁棒发射源，该源

-不需要昂贵和大体积的pll电路和/或倍频方案

-具有非常低的dc功耗。

上文已经从方法的方面限定了新提出的技术。所提出的系统及适当的天线的限定大体上对应于该方法的限定。在发明内容部分中和在以下的具体实施方式部分中还将添加一些特定特征和细节。

根据本发明的另一方面，提供了一种能够锁定thz发射频率的信号的系统，该系统包括发射器，该发射器具有适于接收从外部辐射源辐射的被锁定的次谐波频率的thz天线，该系统适于在所述发射器中通过作为关于发射器的发射thz频率的次谐波的所述被锁定的频率来执行无线注入锁定；从而该系统确保了所述发射器的所述发射thz频率的锁定。

在一个优选实施例中，上述系统适于产生和锁定作为thz空隙频率的发射频率。该系统还可以包括能够辐射所述发射器的被锁定的次谐波频率的外部源。

更详细地说，该系统可以包括：

-所述发射器，其设有所述thz天线，并且能够：至少产生nthz的第一频率，接收n/nthz的第二(次谐波)频率，其中n为自然数，发射等于或高于第一频率的第三频率；

-外部源，其能够发出与所述发射器的第二频率相等的n/nthz的被锁定的频率；

发射器和源被布置在空间中，使得无论何时被启动，发射器都暴露于源的辐射，因此在其n/nthz的第二频率处受到无线注入锁定，从而发射器的一个或多个频率由于被锁定的第二频率而变得被锁定；由此使得第一发射器能够至少输出作为所述发射频率的所述被锁定的第三频率。

如前已述，发射器可以是vco，例如cmosvco，并且thz天线可以是直接连接到vco的片上环状(环形)天线。该天线可以通过cmos技术制造，但是也可以通过其他技术生产并与cmosvco组合在同一集成电路中。

在所提出的系统的一个优选实施中，发射器阵列和外部源可以适于执行互相和外部注入锁定的组合。

外部源可以是能够发射和锁定第二频率的优选与发射器相距大约6-50cm的任何源。然而，根据天线和阵列的特定设计和参数，天线可以与阵列相距达到10m。来自外部锁定源的功率可以低如-30dbm。

如前已述，所提出的构思还实现了建立并使用简单和成本有效的被锁定的thz发射器阵列，以用于得到组合的更强大的和无抖动的输出信号。

在所述阵列中的相邻发射器之间的距离可以在基频波长的大约(0.5-2.0)的范围内，例如针对100ghz大约1mm-3mm。所提及的距离范围可以充当对阵列中的发射器的单独区域的尺寸进行表征的示例范围，如前文所讨论的那样。

发射器阵列可以由相似的cmosvco组成，并且下文将在具体实施方式部分中描述发射器、天线和阵列的一些可能修改。

如前所述，还提供了通过cmos技术制造的thz频率天线元件，其包括具有vco拓扑并且直接连接到天线的发射器。天线元件可以具有所提出的天线芯片的形式。此外，天线元件可以适于所提出的次谐波无线注入锁定。

天线元件可以例如用在上文讨论的系统中并且至少适于包括如下的双重功能：

-接收用于执行发射器的无线注入锁定的次谐波频率；

-发射工作频率，其为关于所提及的被锁定的次谐波频率的超谐波工作频率。

天线还可以适于三重功能，附加的功能为发射用于执行相邻收发器(如果有的话)的无线注入锁定的被锁定的次谐波频率。

分别地，次谐波频率可以是发射器的基频或其低次谐波频率；而超谐波频率可以是基频或关于所提及的次谐波频率的高次谐波频率。

目前，可以通过天线在发射(工作)频率处提供的功率看起来足够用于例如隐蔽武器雷达(即短程雷达)、短程的极宽带宽通信、和生物组织成像。

来自外部锁定源的功率可以低如-30dbm，以用于以大约半波长(其为约1mm)间隔开的阵列的相邻天线元件(收发器、“元件”、像素)。该距离还可以根据特定需要而更小。

次谐波频率可以被理解为第二频率，而超谐波频率可以被理解为如上文所述的第一或第三频率。

优选地，天线适于发射thz空隙频率。在接收模式下，天线可以适于thz空隙以下的频率，这甚至更为经济(例如，仪器可接入频率可以高达100ghz)。

更具体地，所提出的天线可以是环状的片上天线。如前所述，其可以是基于cmos的天线，但也可以不是。

优选地，天线元件的天线可以适于在取决于频率的如下两种体制下工作：

-在次谐波频率处(例如在115ghz处)，天线为感应器(阻抗负载)并且充当发射器的基频处的rf扼流圈；

-在发射频率处(例如在345ghz处)，天线作为匹配电阻天线工作。

即，在方法的另一版本中和系统的其他实施例中，单个天线元件或这种元件的阵列可以被制造在具有对(多个)天线元件的单独区域进行限定以用于将天线元件彼此隔离开的沟道的绝缘板(pcb、晶片、芯片、硅基板)上。沟道可以被金属化。

类似地，上文提及的用于通过设置在绝缘板中的沟道来隔离(多个)天线元件的解决方案可以通过确保(多个)天线元件的无线注入锁定来实行。

构思中的任何思想可以使用包括直接连接到天线的vco发射器的天线元件，例如cmosthz天线元件。

例如，可以提出如下示例解决方案：所讨论的天线芯片(包括芯片，其具有通过芯片中设置的沟道而被隔离的一个或多个天线元件)具有以下特征a)和b)中的至少一个：

a)天线元件是通过cmos技术制造的并且包括直接与具有vco拓扑的发射器连接的天线的thz频率天线元件；

b)天线元件包括连接到天线的发射器，其中所述天线元件能够通过使用作为发射器的期望thz发射频率的次谐波的被锁定的外部频率来执行其发射器的无线注入锁定，从而得到被锁定的所述thz发射频率。

所讨论的用于锁定thz频率的信号的方法可以在作为辐射源的天线芯片中执行，其中天线元件(意图用于辐射必需的thz频率)放置在绝缘板上由绝缘板中设置的沟道所限定的单独区域内。

上述方法还可以包括：提供被锁定频率的外部源，并确保所提及的单独区域的尺寸大致对应于由所述外部源辐射的在单独区域处接收到的波束的横截面。

意图用于锁定thz发射频率的信号的系统可以包括放置在通过设置于绝缘板中的沟道(切块、沟槽)而在绝缘板上限定的(多个)单独区域内的所提及的一个或多个天线元件。

还将在继续说明过程中更详细地描述本发明。

附图说明

下面将利用如下非限制性附图来说明和例示本发明，其中：

图1a示出绝缘板，其承载了设置于板中并将其分成用于2d阵列的天线的单独区域的沟道(比如沟槽或切块)的网。

图1b示出作为包括发射器的天线元件(其可以用作辐射阵列的像素)的辐射源的实现方式的示例。

图1c示出低成本2d可扩展thz阵列的示例性实现方式，其中天线元件通过设置在硅基板中的沟槽/切块分开。图1c还描绘出阵列的天线根据本发明是可无线地锁定的。

图2a、图2b示出可如何在硅基板中围绕天线元件设置金属镀覆后的沟槽，并且其如何改变天线的增益。

图3a至图3c示出天线阵列(2x3)的特定实现方式，其中通过使用所提出的沟槽/分割技术实现对应的参数。

图4a、图4b呈现了示出单个天线的功率和2x3天线阵列的功率的扫描光片。

图4c示出针对单个天线和2x3天线阵列的作为频率的函数的eirp的图线。

图4d示出作为阵列中的天线的数量的函数的eirp/trp的图线。

图5a和图5b为设有对源进行隔离的被分割沟槽的、具有2x3源的阵列的示例芯片的显微图。图5a和图5b给出了阵列和沟槽的示例尺寸。

图6a、图6b和图6c呈现了示意性框图，其示出：

与已知方法(图6a)相比较的所提出的次谐波无线注入锁定的示例实现方式(图6b)，以及执行阵列中的次谐波互锁的示例(图6c)。

图7示出在所提出的thz发射器中的eirp和针对控制栅极偏压的调谐范围的测量结果。

具体实施方式

所提出的新方法包括阵列中的任何天线元件的机械/电隔离以及分离地或一起地执行对包括发射器的天线元件的发射频率的锁定。尽管对于任何技术和频率都是有用的，但本方法对于诸如cd、sige针对所有cmos工艺节点(例如65nmcmos)的技术尤为优越。该方法实现了对于片上天线阵列的所辐射功率的显著增大。例如，针对在thz空隙附近的频率窗中(即，在300ghz-3thz的范围内及其附近)工作的阵列获得了可观的结果。

对于详细说明，我们将提醒以下术语

●w频带频率：67ghz至110ghz

●j频带频率：220-325ghz

●d频带频率—110ghz至170ghz

●thz空隙频率—大致在0.3thz与3thz之间

●eirp—等效全向辐射功率

●trp—总辐射功率

●阵列的方向性—在远场处测量的阵列的组合波束的方向性

●dc消耗：dc功率，被测量为晶体管漏极的dc电压乘以通过晶体管漏极的dc电流。

●锁定范围—vco在其中无抖动(表明其直接受注入信号的影响)的频率范围。在该范围中，可以调整vco的频率(即vco的频率将会跟踪或等于注入信号的频率)

●槽路的q—振荡器(vco)的谐振槽路的品质因数

●esd保护—抵抗esd冲击的静电放电保护；

●天线元件包括至少一个天线(例如接收天线)。设有适当天线的发射器/收发器形成辐射天线元件。

●用于辐射频率的源(辐射源)可以包括包含(多个)发射器的一个或多个天线元件。

●放置在绝缘板上(例如在硅基板上)的两个或更多个天线元件形成阵列。

●天线元件(尤其是作为阵列的一部分的天线元件)可以被称为“像素”、“发射器”或“天线”

●vco—压控振荡器

●天线芯片—承载一个或多个天线的绝缘板

●沟槽—设置在绝缘板/硅基板中的沟道/切块/狭缝

图1a-图1c示出通过低成本2d可扩展无线锁定thz天线阵列所展示的组合构思。

图1a示出意图用于低成本2d可扩展天线阵列的绝缘板/硅基板/晶片10的示例实现方式。在板10上，用于天线(天线元件、发射器、源、像素)16(图1b、1c中所示)的单独区域14被设置在基板10的后表面处的沟道/沟槽12分离。在实践中，在绝缘板的前面上制造了阵列(所谓的后制造工艺)之后，可以切割(dice)绝缘板的背面(如图所示)。可替代地，可以在基板的正侧上并且预先制作沟道12。如本发明人已经表明的，天线基板(cmos或其他)内的任何沟道将会用于保留天线增益的目的。沟道可以在天线打印之后被切割，或者在天线打印之前在cmos或板上通过称为贯穿硅通孔(针对cmos/硅基板)或贯穿金属通孔(针对板/封装件，如bt、fr4等)的工艺开槽。

图1b是单个辐射源(天线元件、像素)16的所提出的一种拓扑的示意性例示和模型。在该示例中，其基于与thz天线16b耦合的th发射器vco16a，这两者均通过cmos制造。该天线例如为已经根据本发明人的在先工作[14]而证明了其优良性质的环形天线。图1b中的vco具有考毕兹配置。本发明人提出将发射器直接连接到天线，以分离阵列中的vco并且执行无线注入锁定(见图1c还有图6b、图6c)。在天线的模型(虚线轮廓标记的17)中，包括虚拟电阻rant的上分支对应于频率300-345ghz(三次谐波)，而具有两个虚拟电感ld的分支对应于100-115ghz(基波)，两个谐波均由vco生成。晶体管将它们的lg和cgs的槽路与加载漏极的天线隔离。通过对cgs进行控制的栅极偏置而不添加低q可变电容来实现调谐。有效槽路的相对高的q和不存在拖尾电流使得基波电压波幅能够超过2vdd。这些示例性波幅实现了在晶体管中的非常有效的三次谐波电路生成，驱动了直接连接到漏极的环形天线。其他波幅可以带来另外的(例如五次)谐波的有效生成。环形天线的特殊设计再次发挥作用：其在基频处是rf感性扼流圈，但在例如所辐射的三次谐波处是阻性的。因此，在基频处很难产生任何功率，更不必说在三次谐波处的辐射且非常有效的生成和辐射。本发明人已经发现，为了无线地锁定thz发射器的所辐射的输出频率，使用次谐波外部辐射源是a)可能的并且b)优越的。由于在与第一发射器的晶体管漏极相连接(即，直接连接)的天线节点(处于接收模式下)处的足够大的开路电压，在vco中发生了锁定现象。在操作中，连接在栅极与漏极之间的电容器的寄生电容(cgd)和连接在漏极与源极之间的电容器的寄生电容(cds)在vco的基频处对栅极与源极之间的所谓的谐振/振荡槽路提供了电流路径。计算机仿真考虑了特定参数，并且例如示出以-20dbm的入射功率辐射的天线的开路电压在110ghz附近大约为3mvrms。这对应于在基频处的～0.3ghz的锁定范围，如在仿真中观察到的，以及通过锁定范围ωl的阿德勒公式(adler’sequation)所预测的那样，考虑了槽路中的所仿真的振荡和所注入的波幅：

其中vinj为注入电压(在110ghz处)，vosc为振荡电压，q取作25，ω0为在110ghz处取得的振荡频率，并且所得到的锁定范围为～0.2ghz。

此外，图1b示意性地示出所提出的锁定单个片上j频带辐射源16的一种方式。该源基于基本w频带vco，其辐射使用直接连接到无缓冲器的差分vco的片上环形天线来辐射其j频带三次谐波3xfosc(21)。利用w频带信号22flock＝fosc(例如，使用放置于50cm外的喇叭天线)对芯片进行辐射实现了辐射源16的无线注入锁定。源可以在约280与约294ghz之间的宽频率范围中被调谐，其中峰值总辐射功率约为0.6mw，eirp约为+7dbm，并且dc至thz辐射功率效率约为3％。

通过在10mhz偏移处比-95dbc/hz更良好的自激相位噪声，被锁定的信号跟随外部基准的相位噪声，在-25dbm的所辐射的w频带功率下达至大约80mhz的锁定范围。在图1b的辐射源(发射器)的略微不同的示例中，可以在tsmc(台湾积体电路制造股份有限公司)cmos65nm工艺中在承受10ω·cm的电阻率的230μm厚度的块体(无沟道)上设计电路。vco16a基于差分考毕兹压控振荡器(vco)。

vco槽路由嵌套环形ls和在晶体管的源极处的mom电容器cs组成，频率调谐通过控制晶体管栅极偏压(修改晶体管栅-源电容并因此修改了振荡频率)来实现。环形(环状)天线16b直接连接到晶体管漏极，并且被设计为使得它的环作为电感器并充当在vco振荡基频(即100-115ghz)处的rf扼流圈，并且在振荡频率的三次谐波(300-345ghz)处，该环/圈成为几乎纯阻性元件，因而充当j频带的、所匹配的阻性环形天线。在该电路中在每个偏置节点处添加了通过n型二极管形成的去耦电容器和esd保护。对晶体管栅极串联地添加了1kω的电阻器以作为附加esd保护。

到天线中的最大仿真注入功率为约0dbm，并且vco仿真调谐范围为约5％。通过计算机仿真程序仿真的天线具有21％的-10db带宽(260-320ghz)以及从270ghz至320ghz的分别为约+8dbi和50％以上的方向性和总效率。

vco操作。如前所述，vco槽路由嵌套环形ls和在晶体管的源极处的mom电容器cs组成。然而，确定了vco的振荡频率的主要电容器和电感器为cgs栅-源电容器和栅极嵌套环形电感器lg。因此，通过控制晶体管栅极偏压(修改晶体管的栅-源电容并因此修改了振荡频率)来实现频率调谐。电感器ls仅需要足够大以确保振荡稳定性，而晶体管尺寸、栅极电感器lg和源极电容器cs之间的合适比率将会使得调谐范围最大化。无源元件(电感器和源极电容器)的值固定，并且在设计时确定。晶体管的尺寸也一样。然而，vg的dc值有效改变了晶体管的栅-源电容，其进而改变自激振荡频率。

在仿真中将vco设计为其振荡基频以110ghz为中心。在晶体管漏极处的仿真最大差分输出功率在330ghz处为0dbm，并且仿真调谐范围为1％。在电路的每个偏置输入处添加了去耦电容器和esd保护(由n型二极管形成)。对晶体管栅极串联地添加1kω电阻器以作为附加的esd保护。

vco被直接连接到天线这一事实以及天线的多功能性(当然，还有用于注入锁定的外部锁定源的使用)是新颖且有成效的。

图1c示意性示出由图1b所示的元件16形成的放置在图1a所示的基板10上的示例天线阵列。换句话说，阵列的像素可以是thzcmos辐射源。此外，图1c示意性示出在基板中形成的用于隔离阵列的元件的沟槽12可以被金属填充。例如，其可以通过将基板10的背侧放置在板(pcb)20上的导电胶18的层上来执行。图1c还示出可以在天线阵列上(例如使用100ghz外部基准，标记符号为22)执行所谓的无线注入锁定。然而，应当注意，可以将天线阵列放置在不具有上述沟道的绝缘板上。

如果这样的阵列受到使用22的锁定频率，则无线注入锁定可以以任何方式发生，但是由于阵列的非隔离天线的干扰会效率较低。在绝缘板的任何配置中，注入锁定过程可以是双重的：首先，阵列中的相邻元件相互注入锁定(箭头24)；随后，外部100ghz源22(图1c中未示出)将整个阵列锁定到基准。我们在该示例中使用100ghz的值，尽管其实际上可以为115ghz等。环形天线在这里也会起到重要作用。尽管基频100ghz不被天线辐射，但其仍在环中生成磁场，其在100ghz处是感应的。该信号磁性耦合到相邻环形天线并通过晶体管rds和cgd被注入vco槽路中。外部100ghz锁定源对300ghz(三重100ghz)辐射功率没有影响，并且还能利用仅-15dbm的输出功率在cmos中被实现。

本发明人已经成功展示了可以针对大约270-350ghz的频率实现阵列中天线的高增益性质。不过，在大得多的频谱(根据当前研究的初步结果，至少200-700ghz)上也可以实现类似效果。下面，呈现了对意图用于注入锁定的并且在基板(其有或者没有被上述沟道划分成单独区域)上创建的天线阵列的更为详细的描述。

许多vco可以被组合并耦合到同一芯片上的阵列中，可以并行地运行并且采用互锁。在阵列中可以使用所提出的锁定辐射j频带源的新方式。为了对其进行检查，实现了具有运行辐射thz源的空闲空间的vco，并且成功观察和测量了其自激信号。所测量的一个thz源的输出信号展示了在345ghz处的+3.8dbm的最大eirp，其中在343与347ghz之间具有1.2％的调谐范围。通过使用来自外部d频带源的基准信号并在与其振荡基频接近的频率处在自激thz辐射芯片阵列的方向上辐射该基准信号，三次谐波辐射源阵列信号被成功锁定在thz频率处。

实现了1x2和1x4源的阵列，并且分别测量了5和10db的eirp改进得到针对1x2/1x4阵列的+8.6dbm/+13.8dbmeirp。1x4阵列的trp(总辐射功率)为+1dbm，得到1.2％的dc至thz效率。

所提出的发射器的上述参数相比于其他cmos节点(例如45nm等)好得多(好大约一个数量级)。另外，与vco+天线(例如倍频链和vco+pll+天线)相比，其胜过了用于thz辐射产生的其他方法。采用承受12ω·cm的电阻率的230μm厚的体硅，在tsmccmos65nm工艺中设计了与图1c的电路类似的电路(但不具有沟道12)。在示例中，阵列的每个元件基于差分考毕兹压控振荡器(vco)。

图1c的每个vco的片上环形天线可以类似于图1b中的天线。应当注意，注入互锁在所提出的解决方案中并非强制性的(尽管是帮助大的)。各元件的紧密性给出三个事实：i)外部“锁定器”的波束可以很窄，并且仍然包含所有元件。ii)由于紧密的元件在空闲空间处容易相互作用，因此波束转向会进行得更容易。iii)整个辐射波束的方向性随着元件更紧密而增加。

另外，将阵列的硅区域划分成阵列像素的单独区域14带来了附加优势，如使得阵列的一个发射器/像素的增益稳定，以及相对于在没有所分离的单独区域的情况下实现的增益而言使得阵列的增益稳定及增加。总而言之，图1a至图1c示意性呈现并示出了本发明的两个互相相关的构思：隔离阵列中的天线元件以及将其无线锁定以用于更有效的操作。这通过包括65nmcmos的无线锁定的0.3thz2x3辐射源阵列的示例实现方式而示出。如前所述，可以在一般的绝缘板/晶片(无所述沟道)处实现阵列的无线注入锁定。然而，通过在晶片背侧使用后处理金属化(金属镀覆)的切割的沟槽，实现了具有5.1％辐射dc至thz效率的5.4dbm的trp和+22dbm的eirp。在该锁定的源中的所实现的辐射功率和效率应当被视为对于高于200ghz的任何技术的集成电路的记录(成就)。

图2a示意性示出针对天线元件16(在该示例中，辐射源)的通过沟槽12(例如，金属化沟槽)在绝缘板10上形成的示例最佳单独区域14。例如在存在相邻天线元件时，在允许保留天线增益的范围中找出示例最佳区域。

图2b示出硅面积变化和金属镀覆沟槽对天线增益的影响的电磁仿真结果。谈及硅基板的频率和参数，本发明人已经认识到，通过检测出阵列中的天线的增益被稳定并且不因增大的区域/相邻天线而减小，可以凭经验找出阵列中的天线的最佳区域。例如，在以下情况中通过所提出的技术实现了最佳区域：

-对于从250至350ghz的频率并且对于具有以下特性的硅基板：相对电容率等于11.9，电阻率为12欧姆.厘米。最佳区域的尺寸取决于天线类型。在环形天线的情况下，该区域为大约300x300微米。

通过其研究，本发明人已经显示，当在最佳硅区域内实现时，可以在标准硅技术(cmos，介电常数＝12，电阻率＝12欧姆.厘米)中设计高增益环形天线(5-8dbi增益)。嵌入硅基板中的沟道/金属壁的深度可以改变直到在基板厚度所允许的最大深度。

图2b的计算机仿真的结果示出，如果阵列设有针对该特定天线限定单独区域(优选地，最佳区域)的金属镀覆的沟槽，则可以使天线的增益在任何硅区域上稳定。如可在图2b中看出的那样，片上天线的仿真增益随着没有沟槽的硅区域的增大而急剧劣化，但是在最佳地设定了像素硅区域的沟槽的情况下保持恒定。稳定的增益在图2b中示出为上部水平线。

图3a至图3c示出天线阵列(nxm)的em(电磁)模型，其中通过使用所提出的沟槽/切割技术来实现对应的s参数和实现的增益参数。根据该构思，分别地包括thz天线的元件的组被布置成在由半导体晶圆或pcb的可用制备硅区域限定的硅表面上的nxm阵列(例如2x3阵列，但实际上包括两个或更多个元件的任何阵列)的设计，而沟槽(优选地，金属填充沟槽)设置在pcb板的背侧上以限定针对每个元件的单独硅区域并将单独硅区域彼此分离。金属填充沟槽实现了阵列的元件之间的最小干扰、以及作为性能与硅面积成本之间的权衡取舍的它们的最佳放置。

例如，在65cmos中，本发明人的方法允许仅使用2x3片上阵列、22dbm的eirp和5.1％的辐射功率至dc功率，得到在0.3thz处的+5.4dbm的记录辐射功率，其为在这些频率处对于任何技术中的阵列所能实现的五倍以上。

因此，还将使用在65nmcmos中具有5.1％dc至rf效率的辐射+5.4dbm的300ghz无线锁定2x3阵列的示例(其也参照图1c提出)来进一步说明和例示本工作中提出的构思。

示例天线阵列的em设计(图3a)包括压控振荡器(vco)电感器16、接地环、pcb接地平面20和焊线26。对晶片10上的2x3的阵列进行封装的技术阶段可以为如下：1)当芯片被粘贴(例如采用银环氧树脂导电胶，未示出)在pcb20上时，通过利用导电胶从晶片的背侧浸渍芯片10的晶片/基板来填充具有金属壁的沟槽12，2)例如通过相同的导电胶来将基板的侧面金属化，以及3)将具有金属线26的芯片接合到pcb13(例如在阵列的每个像素处)。将从em仿真器提取的天线s参数用作负载，vco可以被设计成在三次谐波处围绕285ghz振荡。根据仿真，差分考毕兹振荡器能够在285ghz处在漏极(天线)递送高达2.5dbm。基于仿真，计算了+21-22dbm的eirp。为了锁定振荡器，使用了在[14]中呈现的无线注入技术。

图3b示出根据频率(ghz)的图3a的阵列(在具有金属镀覆沟槽的基板上包括六个天线)的回波损耗参数(以db为单位)。s参数指示良好的功率如何从给定源(在我们的实例中为vco)被递送到天线。当s参数很高时，天线“匹配”。由于回波损耗(其等于s11)较低，其更为良好——更多功率被递送到天线)。s11bw表明何为天线在其中匹配(即，功率被更适当地递送给天线)的带宽(bw)。图3b示出“示例天线”在约250与325ghz之间匹配；s11bw：80ghz(28％)。

图3c的仿真示出在285ghz附近具有80ghz(28％)的s11带宽的11.2dbi的所实现的增益(40％的效率)。(对于上文讨论的2x3阵列，见三角形标示的曲线)。与单个元件(由矩形标示的曲线)相比，所讨论的2x3阵列具有7db的增加，其略低于理论最大增益(7.8db)。圆形标示的曲线示出在像素之间未设置沟槽的相同阵列中实现的增益。如前所述，使用金属填充的沟槽实现了元件之间的最小干扰以及作为性能与硅面积成本之间的权衡取舍的它们的最佳放置。得益于天线元件的分离，可以获得质量非常优良的信号。在这样的基础上，信号还可以被成功地拉动、合成和无线锁定。

图4a、图4b示出单个辐射源(图4a)和2x3阵列的源(图4b)的功率扫描光片。分别做出了单个和六个像素(即元件或天线)的扫描光片并测量-2.4dbm和+5.4dbm的trp。对于trp和eirp观察到非常符合最大理论阵列增益。根据所测量的eirp和trp，2x3像素阵列具有16.6dbi的方向性。2x3像素阵列一共消耗67.2mwdc功耗，得到5.1％的辐射功率dc至thz效率的记录。2d2x3阵列占据了约2.22mm²的正方形。

图4c示出针对单个天线和针对2x3像素阵列的作为频率及控制栅极偏压(v)的函数的eirp和调谐范围的图线。图线是测量结果。可以看出，具有沟槽的天线阵列的参数显著优于单个天线元件或无沟槽的阵列的参数。具有沟槽的阵列的eirp图线与无沟槽的阵列的eirp图线相比表现出阵列的大约双倍的效率。

图4d示出作为源数量的函数的eirp/trp的图线。图4d示出对于所提出的阵列而言trp和eirp的理论值和测量值实际上是一致的。

图5a示意性示出2x3像素阵列的特定示例，其使用具有230μm硅厚度的tsmc65nmcmos工艺来实现。

图5b呈现了基板的侧视图和一个沟槽的放大截面图。通过使用刀片切割器，在诸如pcb的晶片/晶圆的背侧上设置沟槽。使用了50μm宽的刀片，并且实现了大约150μm的切块深度(depthdice)，这满足了对于有效thz辐射的隔离条件而没有破坏机械稳定性。为了填充沟槽，可以利用完全填充所有沟槽的导电胶仅将电路粘贴在pcb上，随后进行引线接合。

图6a示意性示出在现有技术中通常经由更为复杂和昂贵的缓冲器电路31将thz发射器(辐射源vco)30连接到天线32；而且，天线32仅在发射体制下工作，以辐射期望的发射频率。

图6b使用两个示例频率值示意性示出本发明的频率锁定构思。可以使用基本产生具有抖动的辐射/发射和次谐波频率(在该示例中，分别为0.3thz和0.1thz)的更为便宜的基于cmos的vco36a来得到锁定的thz发射器(辐射源)36。为了锁定它，提供了锁定的次谐波频率的外部源34。vco36a直接连接到其天线36b，并随后可以使用被锁定在该次谐波频率处的外部源18来执行vco的次谐波频率的所谓无线注入锁定。天线36b适于从外部源34接收该锁定的频率。当在发射器36a与天线36b之间循环的vco14的内部次谐波频率0.1thz由于来自外部源34的无线注入的作用而被锁定时，其也导致了从次谐波频率产生的vco的辐射频率的锁定，并且从天线36b发射辐射频率0.3thz。应当注意，天线36a可以适于也发射次谐波频率。包括发射器36a和天线36b的天线元件被标记为36。包括至少一个元件36和外部源34的系统被标记为38。

图6c示出本发明构思的一个实现方式，其中，每个均包括具有如图6b所示天线的vco的多个元件36彼此足够接近地被布置在阵列39中，并且其中每个元件还能够辐射次谐波频率。互锁(由元件36之间的箭头37所示)增强了可以具有宽波束(其将会辐射在整个阵列处)的外部源(注入器)34的锁定效果。图6c也可以被理解为示出了阵列39中的组合的外部和相互无线注入锁定的系统38’。

图7示出针对控制栅极偏压的单个天线元件的eirp的测量结果和调谐范围的测量结果，其中，当施加注入锁定时，天线元件为天线+所提出的thz发射器。为了测量电路总辐射功率，实现了在4mm距离处的15x16mm²的最大机械允许的扫描光片。扫描光片示出，在扫描区域中收集的所有辐射功率之和得到了对于阵列的单个元件的8.1dbi的方向性和-4.3dbm的总辐射功率(trp)。这些结果展示了在我们的vco阵列中的无线注入锁定的优势。

表1(如下)是组合的概括性的表，其中所提出的thz发射器阵列的主要设计因数与一些已知类型的thz阵列的对应的主要设计因数定性地进行比较。所有架构均基于相同eirp来比较，即，标准化为相同eirp值。

表1

“mn”——匹配网络，典型地为变压器；“面积”——用于制备的面积

表2(如下)呈现了针对thz源阵列的所提出的解决方案与在来自本说明书末尾所示列表的参考文献[4]和[10]至[14]中描述的各种已知解决方案的比较。通过使用在晶片背侧处的后处理金属化(金属镀覆)的切割的沟槽，实现了具有5.1％辐射的dc至thz效率的+5.4dbm的trp和+22dbm的eirp。在这一被锁定的源中的所实现的辐射功率和效率是针对高于200ghz的任何技术的集成电路的记录。

表2

(a)对于倍频链的-3db带宽。

(b)使用硅透镜。

(c)使用覆板石英层。

(d)不考虑外部锁定基准的dc功耗。

所开发的构思允许以低成本实现可扩展thz源阵列。而且，已经展示了可以针对大约270-350ghz的频率实现阵列中天线的高增益性质。然而，其还可以在大得多的频谱上实现(根据本研究，至少200-700ghz)。

下面将参照特定示例(当可应用时)讨论由本发明人提出的解决方案的优点。

本发明人建议使用通过cmos技术制造的vco，其使用广泛并相对便宜，提供了优点(见下文)。本发明人建议直接将vco连接到适合的天线，(其还可以通过cmos制作)，因此创建了改进的天线元件。本发明人建议通过利用在基板中制作的沟道(优选地，通过另外对沟道金属化)限定单独区域来对天线元件(其为单个或阵列元件，例如为所提出的改进的天线元件)设置在硅基板/绝缘板上的其单独区域。尽管cmosvco之前被认为不适于锁定thz频带频率，然而本发明人已经表明所提出的方法出乎意料地允许有效地锁定这种基于cmos的vco的thz频带频率。例如，使用基于cmos的发射器/vco的次谐波频率允许在低于vco的fmax的频率范围中工作，因此在本发明解决方案中不存在低发射增益的问题。

此外，对来自工作在空闲空间中的远端源的功率十分低的次谐波频率锁定信号的使用允许得到具有锁定的thz空隙发射频率的鲁棒的收发器。这样的收发器不需要昂贵的和大体积的pll电路和/或倍频方案，并且具有非常低的dc功耗。更具体地，用于辐射thzcmosvco的注入锁定的所提出的方法缓减了对集成pll的需求，并允许在降低槽路q的情况下的注入锁定，因此保留了源高输出功率。

例如，利用具有3％的辐射功率效率的来自单个元件的高达+7dbm的eirp和0.6mw的总辐射功率来展示280-294ghz的宽调谐。新的方法还可以应用于辐射thzcmos阵列的同时无线注入锁定，节省了所需的硅面积和dc功耗，并消除了对复杂高频率分布网络的需要。

所提出的沟槽/沟道允许天线和电路的其余部分两者的轻易的设计，因为它们通过沟槽而被解耦。从字面上看，其通常报告了这些频率中的整个阵列。而且，相关结果为大约+3dbm的eirp和0.05mw的总辐射功率。另外，最相关的数字是效率(dc至rf能量转换，按％测量)——人们报告为大约0.14和0.015％，而所提出的本发明具有大约1.2％(或更高)。沟槽提高了天线性能并且因而提高了芯片的总体性能。

本新颖的方法在被应用于所描述的辐射源的阵列时展示出互锁(芯片内)和外部参考锁定效果的组合是利用高eirp、trp、低dc消耗和较小电路复杂性来合成被锁定的源的极为强大的技术。通过组合锁定频率和相位两者的可能性，与单个元件相比增大了阵列的方向性和trp两者。例如，利用锁定的输出信号展示了来自1x4vco阵列的在345ghz处的+13.8/+1dbm的最大eipr/trp，并且效果将会扩展达到大2d阵列。

本发明的重要优势在于，所需的费用与所得到的输出thz信号的功率和准确度之间的比例比在背景技术中提到的针对thz空隙的其他现有解决方案中的好得多。

在设计和制造具有期望参数的这种系统中所涉及的成本在已知的现有方法和所提出的技术之间大约相差500倍(例如，现有方法为500,000usd，而所提出的方法为5,000usd)。

应当理解，可以提出所提出的方法、系统和天线/天线阵列的其他版本和实施方式，并且无论后文的权利要求(在参考文献列表之后)是否对其进行了限定，它们均应当被视为本发明的一部分。

参考文献

[1]h.ruonan,e.afshari,"a260ghzbroadbandsourcewith1.1mwcontinuous-waveradiatedpowerandeirpof15.7dbmin65nmcmos,"ieeeinternationalsolid-statecircuitsconference(isscc),pp.138-139,february2013.

[2]s.jameson,e.socher,"highefficiency293ghzradiatingsourcein65nmcmos,"ieeemicrowaveandwirelesscomponentsletters,vol.24,no.7,pp.463-465,july2014.

[3]p.-y.chiang,z.wang,o.momeniandp.heydari,"asilicon-based0.3thzfrequencysynthesizerwithwidelockingrange",ieeejournalofsolid-statecircuits,vol.49,no.12,december2014.

[4]k.senguptaanda.hajimiri,"a0.28thzpowergenerationandbeam-steeringarrayincmosbasedondistributedactiveradiators",ieeejournalofsolid-statecircuits,vol.47,no.12,pp.3013–3031,december2012.

[5]f.golcuk,o.dogan,g.m.rebeiz,"a0.39–0.44thz2x4amplifier-quadruplerarraywithpeakeirpof3–4dbm",ieeetrans.microwavetheory&tech.,vol.61,no.12,pp.4483-4491,december2013.

[6]m.adnan,e.afshari,"a247-to-263.5ghzvcowith2.6mwpeakoutputpowerand1.14％dc-to-rfefficiencyin65nmbulkcmos,"ieeeinternationalsolid-statecircuitsconference(isscc),pp.262-263,february2014.

[7]z.chen,c.-c.wang,h.-c.yaoandp.heydari,"abicmosw-band2×2focal-planearraywithon-chipantenna",ieeejournalofsolid-statecircuits(jssc),vol.47,no.10,pp.2355-2371,september2012.

[8]k.statnikov,e.j.grzyb,p.chevalierandu.r.pfeiffer,0.32thzfmcwradarsystembasedonlow-costlens-integratedsigehbtfront-ends",ieeeeuropeansolidstatecircuitsconf.(esscirc),pp.81-84,september2013.

[9]b.razavi,"astudyofinjectionpullingandlockinginoscillators,"ieeejournalofsolid-statecircuit(jssc),vol.39,no.9,pp.1415-1424,september2004.

[10]y.tousi,etal.,“scalablethz2dphasedarraywith+17dbmofeirpat338ghzin65nmbulkcmos,”issccdig.tech.papers,feb.2014.

[11]r.han,etal.,“a320ghzphase-lockedtransmitterwith3.3mwradiatedpowerand22.5dbmeirpforheterodynethzimagingsystems”,issccdig.tech.papers,feb.2015.

[12]r.han,etal.,“a260ghzbroadbandsourcewith1.1mwcontinuous-waveradiatedpowerandeirpof15.7dbmin65nmcmos”,issccdig.tech.papers,feb.2013.

[13]y.yang,etal.,“an8-element400ghzphased-arrayin45nmcmossoi”,ieeeims,may2015.

[14]s.jameson,etal.,“sub-harmonicwirelessinjectionlockingofathzcmoschiparray”,ieeerfic,may2015.