增强型HFET的制作方法

本发明涉及半导体开关器件技术领域，尤其涉及一种增强型hfet。

背景技术：

文献1：《high-performanceenhancement-modealgan/ganhfetsusingfluoride-basedplasmatreatment.ieeeelectrondeviceletters》,yongcai,yugangzhou,kevinj.chen,andkeimaylau.，2005,26(7),pp.435-437中采用f等离子体处理实现了器件阈值电压的转移，器件的阈值电压由-4v提高到0.9v，实现了增强型器件。

文献2：《增强型algan/gan槽栅hfet研制与特性分析》.郝跃,王冲,倪金玉,冯倩，张进城，毛维.中国科学e辑，39(1)，2009，pp.119-123中采用栅下挖槽技术将器件的阈值电压从-2.2v提高到了0.47v。

文献3：《simulationmodeldevelopmentandverificationforhighvoltageganhfetincascodestructure.energyconversioncongressandexposition》,zhengyangliu,xiuchenghuang,fredc.lee,andqiangli.ecce,ieee,2013,pp.3587–3594中公开了一种cascodeganhfet实现增强型，该结构依靠si器件控制ganhfet的阈值。

目前基于iii族氮化物材料增强型hfet均采用等平面沟道层，通过刻槽、f离子注入以及与si器件级联（如图1所示）等方式实现增强型，其中刻槽工艺对栅界面处损伤较大，无损伤刻槽工艺难度大，且阈值随槽深变化明显；f注入不稳定，级联结构的开关特性受si器件限制。

技术实现要素：

本发明所要解决的技术问题是如何提供一种饱和电流大、增强阈值可控的增强型hfet。

为解决上述技术问题，本发明所采取的技术方案是：一种增强型hfet，包括hfet器件本体，其特征在于：所述hfet器件本体的漏电极与源电极之间的沟道层上存在无二维电子气区，且栅电极下方以外的沟道层存在无二维电子气区，无二维电子气区之外的漏电极与源电极之间的沟道层上设有二维电子气区，且栅电极与源电极之间以及栅电极与漏电极之间的沟道层上均设有二维电子气区，栅电极正下方的沟道层在二维电子气层的位置部分或全部存在二维电子气。

进一步的技术方案在于：所述无二维电子气区的数量为一个以上。

进一步的技术方案在于：每个所述无二维电子气区的宽度范围为大于等于1nm且小于等于10μm。

进一步的技术方案在于：每个所述无二维电子气区的宽度范围为大于等于50nm且小于等于800nm。

进一步的技术方案在于：所述栅电极数量为大于等于1的整数个。

进一步的技术方案在于：所述栅电极的数量为大于1的整数个且每根栅电极的长度相等或者不相等。

进一步的技术方案在于：所述栅电极的形貌为直栅、t型栅、tt型栅、ttt型栅、v型栅、u型栅和y型栅中的一种或者多种栅的组合。

进一步的技术方案在于：当所述hfet器件上设有一个栅电极时，所述栅电极下侧的栅根与势垒层之间设有绝缘介质层，或者没有绝缘介质层；当所述hfet器件上设有两个以上的栅电极时，部分栅电极下侧的栅根与势垒层之间设有绝缘介质层，部分栅电极下侧的栅根与势垒层之间没有绝缘介质层，或者全部栅电极下侧的栅根与势垒层之间设有绝缘介质层，或者全部栅电极下侧的栅根与势垒层之间没有绝缘介质层。

进一步的技术方案在于：所述hfet器件本体包括衬底，所述衬底层的上表面设有沟道层，所述沟道层上表面的左侧设有源电极，所述沟道层上表面的右侧设有漏电极，源电极与漏电极之间的沟道层的上表面设有势垒层，所述势垒层的上表面设有一个以上的栅电极，所述栅电极之外的势垒层的上表面设有钝化层；所述栅电极下侧的栅根与势垒层之间设有绝缘介质层，或者没有绝缘介质层。

进一步的技术方案在于：所述势垒层的部分上表面还设有p型帽层，用于形成无二维电子气区。

采用上述技术方案所产生的有益效果在于：所述hfet器件本体的漏电极与源电极之间的沟道层上存在无二维电子气区，该区为二维电子气势垒区，随着栅极正向电压的增大，势垒宽度和高度不断降低，器件开启时，无二维电子气（2deg）区可发生电子隧穿，饱和电流大；无2deg区的势垒高度对器件阈值电压影响较小，增强阈值可控性；阈值可控，有望用于电力电子器件和数字电路，提高速度以及降低能耗；器件开启和关断仅需控制无2deg区少量电子充放电，开关速度快；器件开启时，无2deg区宽度对阈值电压影响大，可实现阈值电压超宽区域可控。

附图说明

图1是现有技术中cascodeganhfet的立体结构示意图；

图2是本发明实施例一所述增强型hfet的结构示意图；

图3是本发明实施例二通过氟处理工艺制备的增强型单栅ganhfet结构示意图；

图4是本发明实施例三凹槽增强型双栅ganhfet结构示意图；

图5是本发明实施例四凹槽增强型双栅ganhfet结构示意图；

图6是本发明实施例五增强型三栅ganhfet结构示意图；

图7是本发明实施例一所述增强型hfet栅压=0v时的势垒层/沟道层界面处的导带示意图；

图8是本发明实施例一所述增强型hfet栅压＞阈值电压>0v时的势垒层/沟道层界面处的导带示意图；

其中：1、势垒层；2、沟道层；3、衬底；4、源电极；5、栅电极；6、漏电极；7、钝化层；8、二维电子气；9、绝缘介质层；10、p型帽层11、导带12、电子隧穿。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

实施例一

如图2所示，本发明实施例公开了一种增强型hfet，包括hfet器件本体。所述hfet器件本体包括衬底1，所述衬底1的上表面设有沟道层2，所述沟道层2上表面的左侧设有源电极4，所述沟道层2上表面的右侧设有漏电极6。源电极4与漏电极6之间的沟道层的上表面设有势垒层1，势垒层1下侧的沟道层2上形成有二维电子气（2deg）层。漏电极6与源电极4之间的沟道层2上设有一个无二维电子气区（图2中a至a＇区），无二维电子气区之外的漏电极6与源电极4之间的沟道层2上设有二维电子气区。也就是说二维电子气层不连续，被无二维电子气区分为了左右两个二维电子气区（图2中b至a区以及a＇至b＇区）。所述势垒层的上表面设有一个栅电极5，栅电极5为t型栅。所述栅电极5之外的势垒层1的上表面设有钝化层7，所述栅电极5正下方的沟道层在二维电子气层的位置全部存在二维电子气。

所述hfet器件本体的漏电极与源电极之间的沟道层上存在无二维电子气区，该区为二维电子气势垒区，随着栅极正向电压的增大，势垒宽度和高度不断降低，器件开启，无二维电子气（2deg）区可发生电子隧穿，饱和电流大；无2deg区的势垒层厚度对器件阈值电压影响较小，增强阈值可控性；阈值可控，有望用于电力电子器件领域以及数字电路，提高速度以及降低能耗；器件开启和关断仅需控制无2deg区少量电子充放电，开关速度快；器件开启时，无2deg区宽度对阈值电压影响大，可实现阈值电压超宽区域可控。

图7是本发明实施例一所述增强型hfet栅压=0v时的势垒层/沟道层界面处的导带示意图；图8是本发明实施例一所述增强型hfet栅压＞阈值电压>0v时的势垒层/沟道层界面处的导带示意图；正栅压越大，势垒高度和宽度降低，电子越容易发生隧穿。

实施例二

如图3所示，本发明实施例公开了一种增强型hfet，包括hfet器件本体。所述hfet器件本体包括衬底1，所述衬底1的上表面设有沟道层2，所述沟道层2上表面的左侧设有源电极4，所述沟道层2上表面的右侧设有漏电极6。源电极4与漏电极6之间的沟道层的上表面设有势垒层1，势垒层1下侧的沟道层2上形成有二维电子气（2deg）层。漏电极6与源电极4之间的沟道层2上设有两个无二维电子气区（图3中a1至a1＇区以及a至a＇区），无2deg区由氟离子注入形成。

无二维电子气区之外的漏电极6与源电极4之间的沟道层2上设有二维电子气区。也就是说二维电子气层不连续，被无二维电子气区分为了三个二维电子气区（图3中b至a1区、a1＇至a区以及a＇至b＇区）。所述势垒层的部分上表面设有绝缘介质层9，所述绝缘介质层9的上表面设有一个t型栅电极，所述栅电极5之外的势垒层1的上表面设有钝化层7。所述栅电极5正下方的沟道层在二维电子气层的位置部分存在二维电子气。

实施例三

如图4所示，本发明实施例公开了一种增强型hfet，包括hfet器件本体。所述hfet器件本体包括衬底1，所述衬底1的上表面设有沟道层2，所述沟道层2上表面的左侧设有源电极4，所述沟道层2上表面的右侧设有漏电极6。源电极4与漏电极6之间的沟道层的上表面设有势垒层1，势垒层1下侧的沟道层2上形成有二维电子气（2deg）层。漏电极6与源电极4之间的沟道层2上设有一个无二维电子气区（图4中a至a＇区），无2deg区由刻蚀势垒层1形成。

无二维电子气区之外的漏电极6与源电极4之间的沟道层2上设有二维电子气区，也就是说二维电子气层不连续，被无二维电子气区分为了两个二维电子气区（图4中b至a区以及a＇至b＇区）。所述势垒层1的部分上表面设有两个栅电极5，所述栅电极5为直栅，且栅电极5的宽度不相等。所述栅电极5之外的势垒层1的上表面设有钝化层7，且栅电极5与栅电极5之间的钝化层7嵌入到势垒层1的刻蚀槽内。所述栅电极5正下方的沟道层在二维电子气层的位置全部存在二维电子气。

实施例四

如图5所示，本发明实施例公开了一种增强型hfet，包括hfet器件本体。所述hfet器件本体包括衬底1，所述衬底1的上表面设有沟道层2，所述沟道层2上表面的左侧设有源电极4，所述沟道层2上表面的右侧设有漏电极6。源电极4与漏电极6之间的沟道层的上表面设有势垒层1，势垒层1下侧的沟道层2上形成有二维电子气（2deg）层。漏电极6与源电极4之间的沟道层2上设有一个无二维电子气区（图5中a至a＇区），无2deg区由p型帽层10自耗尽形成。

无二维电子气区之外的漏电极6与源电极4之间的沟道层2上设有二维电子气区，也就是说二维电子气层不连续，被无二维电子气区分为了两个二维电子气区（图5中b至a区以及a＇至b＇区）。所述势垒层1的部分上表面设有两个栅电极5，所述栅电极5为t型栅和y型栅。两个栅电极5之间的势垒层1的上表面设有p型帽层10，两个栅电极5以外的势垒层1的上表面设有钝化层7。其中的一个栅电极5的正下方的沟道层在二维电子气层的位置全部存在二维电子气，另一个栅电极5的正下方的沟道层在二维电子气层的位置部分存在二维电子气。

实施例五

如图6所示，本发明实施例公开了一种增强型hfet，包括hfet器件本体。所述hfet器件本体包括衬底1，所述衬底1的上表面设有沟道层2，所述沟道层2上表面的左侧设有源电极4，所述沟道层2上表面的右侧设有漏电极6。源电极4与漏电极6之间的沟道层的上表面设有势垒层1，势垒层1下侧的沟道层2上形成有二维电子气（2deg）层。漏电极6与源电极4之间的沟道层2上设有两个无二维电子气区（图6中a1至a1＇区以及a至a＇区），两个无二维电子气区的形成方法不同，其中a至a＇区由p型帽层10自耗尽形成，a1至a1＇区由氟离子处理形成。

无二维电子气区之外的漏电极6与源电极4之间的沟道层2上设有二维电子气区，也就是说二维电子气层不连续，被无二维电子气区分为了三个二维电子气区（图6中的b至a1区、a1＇至a区以及a＇至b＇区）。所述势垒层1的部分上表面设有两个栅电极5和绝缘介质层9以及p型帽层10，所述绝缘介质层9的上表面设有一个栅电极5；三个栅电极分别为直栅、t型栅和y型栅。所述栅电极5之外的势垒层1的上表面以及p型帽层10的上表面设有钝化层7。所述栅电极5正下方的沟道层在二维电子气层的位置全部存在二维电子气。

需要说明的是，实施例一至实施例五中，每个所述无2deg的区宽度范围为大于等于1nm且小于等于10μm，较优的范围为大于等于50nm且小于等于800nm。此外，根据上述实施例的描述，本领域的技术人员还可做出一些显而易见的改变，例如无2deg区由本发明列举的以外方法形成，势垒层1选用一种或多层复合材料等，沟道层2材料选用多层复合材料、背势垒结构、多层缓冲层等结构，衬底选用sic、si、金刚石、蓝宝石、gan等衬底，或者选用多层复合衬底，外延层直接外延到衬底上或者转移到其他衬底上，栅形貌选用本发明列举的以外形状，绝缘介质为单一介质或者符合介质等改变，但这些改变均应落入本发明权利要求的保护范围之内。