本发明的实施例总体涉及半导体领域，更具体地，涉及静电放电器件及其形成方法。
背景技术：
利用集成电路的电子器件易受静电放电(esd)的影响。静电放电可以由持有器件或其他来源的人发生。静电放电可以使大量的电流通过对这种高电流敏感的电路，从而损坏电路。为了降低对esd损坏的易感性，集成电路通常包括使esd远离敏感电路的esd器件。
esd器件的一种类型涉及多个有源区，诸如位于加长的栅极器件之间的源极或漏极区。栅极器件用于晶体管的栅极。晶体管用作开关，当检测到诸如esd的高电流时启动。启动开关允许esd通过，以避免流过敏感电路。
在形成esd器件中涉及的一个问题来自硅化物。当形成晶体管器件时，硅化物材料通常在半导体-金属结处使用，以促进有效的结。这是因为硅化物可相对较好地传导电流。然而，期望硅化物不形成在与栅极相邻的源极或漏极区上。如果在那里形成硅化物层，则流过源极和漏极区的电流将趋于主要穿过硅化物移动，这可能导致损坏，因为由高esd电流产生的电流密度可能烧掉硅化物和周围的材料。
当通过外延生长工艺形成源漏极区时，产生了涉及形成esd器件的另一个问题。外延生长工艺涉及在现有晶体上生长半导体晶体。当以这种方式形成源极或漏极区时，区域的长度可以影响外延生长结构的均匀性。如果该结构与其他附近的结构相比太长，则可以形成一组非均匀外延生长的结构。这称为负载效应。因此，期望在没有太多不利的负载效应的情况下，制造esd器件或利用栅极之间外延生长的有源区的其他器件。
技术实现要素：
根据本发明的一个方面，提供了一种集成电路器件，包括：至少两个外延生长的有源区，生长到衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个所述有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在具有第二导电类型的第二阱上方形成所述伪栅极。
根据本发明的另一方面，提供了一种用于形成静电放电(esd)器件的方法，所述方法包括：在衬底上形成具有第一导电类型的第一阱；在所述第一阱内形成第二阱，所述第二阱具有第二导电类型；在所述第一阱上方形成第一栅极器件和第二栅极器件；在所述第一栅极器件和所述第二栅极器件之间形成多个有源区，其中，所述多个有源区的每个在长度上是基本均匀的；以及在所述有源区之间的间隔内形成伪栅极，所述伪栅极形成在所述第二阱上方。
根据本发明的又一方面，提供了一种集成电路器件，包括：至少两个外延生长的有源区，设置衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在第二阱和第三阱之间的间隔上方形成所述伪栅极，所述第二阱和所述第三阱具有第二导电类型。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是根据本文所描述的原理的一个实例示出在栅极之间外延生长的示例性顶视图的图。
图2a是根据本文所描述的原理的一个实例示出具有在栅极之间外延生长的esd器件的示例性截面图的图。
图2b是根据本文所描述的原理的一个实例示出具有在栅极之间外延生长的esd器件的示例性截面图的图。
图3a是根据本文所描述的原理的一个实例示出包括多个伪栅极的在栅极之间外延生长的示例性顶视图的图。
图3b是根据本文所描述的原理的一个实例示出包括多个伪栅极的在栅极之间外延生长的截面图的图。
图4是根据本文所描述的原理的一个实例的用于形成具有在栅极之间的改进的外延生长的器件的示例性方法的流程图。
图5a是根据本文所描述的原理的一个实例示出位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图的图。
图5b是根据本文所描述的原理的一个实例的穿过有源区的图5a示出的器件的截面图。
图5c是根据本文所描述的原理的一个实例的穿过隔离区的图5a示出的器件的截面图。
图6a是根据本文所描述的原理的一个实例示出位于栅极之间的外延生长的下面的不同类型的阱的示例性顶视图的图。
图6b是根据本文所描述的原理的一个实例的穿过有源区的图6a示出的器件的截面图。
图6c是根据本文所描述的原理的一个实例的穿过隔离区的图6a示出的器件的截面图。
图7a是根据本文所描述的原理的一个实例的位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图的图。
图7b是根据本文所描述的原理的一个实例的穿过有源区的图7a示出的器件的截面图。
图7c是根据本文所描述的原理的一个实例的穿过隔离区的图7a示出的器件的截面图。
具体实施方式
应当理解，以下公开内容提供了许多用于实现本发明的不同特征的许多不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，在随后的说明书中，在第二工艺之前实施第一工艺可包括在第一工艺之后立即实施第二工艺的实施例，并且还可以包括在第一工艺和第二工艺之间可实施额外工艺的实施例。为了简化和清楚的目的，可以以不同比例任意绘制各个图。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果将附图中的器件翻过来，则描述为在其他元件或部件“下面”或“下方”的元件将被定位于在其他元件或部件“之上”。因此，说明性术语“在...下面”可包括在...之上和在...下面的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
图1是示出在栅极之间外延生长的示例性顶视图100的图。根据特定的示例性实例，集成电路器件包括至少两个栅极器件104。该器件包括位于两个栅极器件104之间的有源区102。此外，在两个栅极器件104中间放置至少一个伪栅极108。金属接触件106还可以形成为与栅极器件104和伪栅极108相邻。
根据本实例，可以在阱110内形成有源区102。如上所述，可以通过外延工艺形成有源区102。这种工艺包括将晶体覆盖层沉积到晶体衬底上。例如，可以在硅衬底上形成有源区结构102。
有源区102可以是n型掺杂或p型掺杂。掺杂可以随着外延形成原位发生。可选地，可以形成非掺杂的外延结构。然后，掺杂工艺可以掺杂外延生长结构102。阱110的类型取决于掺杂剂的类型。例如，如果有源区102将是n型，那么其中形成n型有源区的阱110是p型阱。相反，如果有源区102将是p型，那么其中形成p型有源区的阱110将是n型阱。有源区102在长度上是基本均匀的。长度是指实际栅极104和伪栅极108之间的长度。
可以用相同的掩模形成栅极结构104、108。具体地，可以使用标准光刻技术沉积和图案化栅极层。具体地，光刻胶层可以通过光掩模暴露于光源。然后可以显影掉光刻胶层的区域。剩余的光刻胶层用作免受蚀刻工艺的保护。蚀刻工艺可以在不旨在形成栅极的所有区域处去除栅极材料。通过光刻胶层保护的栅极材料因此使栅极器件104、108完整无缺。
在一些实例中，可以使用相同的掩模形成栅极器件104和伪栅极108，并且因此可以由相同的材料制成。栅极器件104可以用作用于esd器件的晶体管器件的栅极端子。伪栅极108可以保持原样，并且不用于任何晶体管器件。在一些情况下，伪栅极108可以是偏置的。可选地，伪栅极108可以是浮置的。也就是说，它不连接至包括地的任何东西。
伪栅极108的布置使得外延窗口减小。外延窗口是指外延结构的长度。如果没有设置伪栅极108，则外延窗口将相对较长，如线112所示。然而，在设置伪栅极108的情况下，外延窗口减小，如线114所示。因此，伪栅极两侧上的外延窗口114是基本相同的并且更小。这允许更均匀的外延工艺。
括号116、118表示器件的截面。第一括号116表示沿着鳍结构的截面，如图2a所示。第二括号118表示位于鳍结构之间的截面，如图2b所示。
图2a是示出具有在栅极之间的外延生长的esd器件的示例性截面图200的图。根据本实例，有源区102示出为形成在阱110中。可以在基底衬底202的顶部上形成阱110。基底衬底202可以由诸如硅的半导体材料制成。
有源区102之间的间隔206是形成栅极104、108的地方。如上所述，在两个标准栅极104之间放置伪栅极108。伪栅极108减小了外延窗口并允许更均匀的有源区结构102。
如上所述，接触件106可以形成为与栅极104、108相邻。接触件106用于将栅极器件连接至有源区。在实际栅极104的情况下，接触件将源极或漏极区连接至源极或漏极端子。这通常在覆盖金属层(未示出)上进行。特别地，可以在栅极器件的顶部上形成层间介电层208。
然后，在层间介电层208中形成通孔。通孔向下延伸至衬底区。然后在通孔内形成硅化物材料。然后用金属材料填充通孔以形成接触件106。以这种方式形成接触件称为后硅化物工艺。在已经在层间介电层208中形成接触件106之后，可以在将接触件106连接至其他器件的顶部上形成金属层。
类似的过程可以用于将栅极器件104连接至集成电路内的其他元件。特别地，可以在层间介电层208中形成向下延伸至栅极器件104的通孔。然后用硅化物并且然后用金属填充这些通孔。在一些情况下，延伸至栅极器件104的通孔可以从与使用接触件106以与有源区102连接的层不同的层处延伸。
图2b是示出在栅极之间和在鳍结构之间具有外延生长的esd器件的示例性截面图的图。根据本实例，平行的有源区之间的间隔可以是浅沟槽隔离材料。这种材料是诸如二氧化硅的介电材料，以防止电流在器件之间穿过。
可以以各种方式形成浅沟槽隔离结构204。在一个实例中，将沟槽蚀刻到下面的材料(在这种情况下是阱110)中。然后用介电材料填充沟槽以形成浅沟槽隔离结构204。使用标准光刻技术图案化这些沟槽。从该截面图中，有源区102仍然可见，因为它们延伸在浅沟槽隔离部件204周围。
图3a是示出包括多个伪栅极的栅极之间的外延生长的示例性顶视图300的图。根据本实例，可以在两个实际栅极104之间放置多于一个伪栅极。特别地，可以在实际栅极104之间放置两个伪栅极302、304。
间隔开伪栅极，从而使得每个栅极结构104、302、304之间的有源区在长度上基本相等。因此，对于每个有源区，外延窗口308在长度上近似相等。通过减小外延窗口308的尺寸并且在有源区中保持均匀的长度，可以减小负载效应。如上所述，当在衬底上的多个区域处实施外延生长工艺时，发生负载效应。如果这些区域在尺寸上变化，那么一些区域将经历与其他区域稍微不同的生长。这种非均匀性可能对集成电路具有不利影响。
可以选择伪栅极的数量并且因此选择外延窗口的尺寸以将负载效应减小到阈值水平以下。可以在设计阶段期间预定或者可以在制造阶段期间确定该阈值水平。通过以下等式定义栅极之间的外延窗口：
wd＝(w-n×l)/(n+1)
其中，
wd是减小的外延窗口308；
w是实际栅极104之间的原始窗口310
n是伪栅极的数量；以及
l是伪栅极的宽度。
可以通过选择伪栅极的数量和实际栅极104之间的窗口310的尺寸来微调外延窗口308。具有伪栅极304、302允许对外延窗口308的更多控制，并且因此可以通过调整窗口308来优化esd器件。总之，当较高的电流可以穿过晶体管时，esd器件工作得更好。
图3b是示出在包括多个伪栅极的栅极之间的外延生长的截面图320的图。截面图320沿着如图3a中的括号312所代表的鳍结构。根据本实例，可以如上所述形成有源区。
在本实例中，代替如图1和图2a至图2b所示的在伪栅极的每一侧上具有接触件，仅单个接触件306位于两个伪栅极302、304之间。还可以使用用于接触件306的其他位置。在一些实例中，接触件可以用于偏置伪栅极。在一些实例中，接触件306可以用于其他电路设计目的。
尽管示出了鳍结构晶体管，但是本文描述的原理还可以与传统的互补金属氧化物半导体(cmos)架构一起使用。例如，可以在栅极之间和伪栅极之间而不是在栅极之间生长的多个鳍有源区之间外延生长标准有源区。
在栅极之间具有的更均匀的有源区可以允许较高质量的替换栅极工艺。在一些情况下，实际栅极由多晶硅材料制成，并且然后用金属材料代替。该工艺包括在多晶硅栅极的侧面上形成侧壁间隔件，去除多晶硅，然后用金属材料替换留下的间隔。
伪栅极304、302还可以用于帮助散热。因为esd器件旨在处理较高的电流，所以其将经受由于电流流过窄结构而产生的高温。伪栅极304、302可以用作散热器并因此保持esd器件相对冷。
图4是用于形成具有在栅极之间的改进的外延生长的器件的示例性方法的流程图。根据特定的示例性实例，该方法包括使用外延生长工艺形成多个有源区的步骤402。该方法还包括在有源区之间的间隔内形成至少两个栅极器件和至少一个伪栅极的步骤404，栅极器件和伪栅极垂直于有源区延伸，其中每个有源区在尺寸上是基本均匀的。
图5a是示出位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图500的图。在一些实例中，可以通过在器件下面添加不同类型的阱来改进esd器件的性能。例如，可以有两种不同类型的阱，阱的每种不同类型具有不同的导电类型。例如，一个阱可以是p阱，而其他阱可以是n阱。在一个实例中，如图所示，可在p阱110内形成n阱502。在图5a所示的图中示出了n阱502和p阱110，但是没有示出可以位于有源区102之间的隔离区。
在一些实例中，可以在栅极器件104和伪栅极108之前形成n阱502。可通过各个制造工艺形成n阱502。例如，可以通过诸如离子注入工艺的掺杂工艺形成n阱502。n阱502可以具有比有源区102的掺杂浓度更轻的掺杂浓度。
在一些实例中，n阱502和p阱110之间的界面504可以位于栅极器件104之一和伪栅极108之间的点处。在一些实例中，界面504可以比伪栅极108更靠近栅极器件104。在一些实例中，界面504可以比栅极104更靠近伪栅极108。
图5b是穿过有源区的图5a所示的器件的截面图510。特别地，截面图沿着线516。如图所示，n阱502延伸得比有源区102更深。然而，n阱502不如p阱110那么深。
图5c是穿过隔离区204的图5a所示的器件的截面图520。特别地，截面图沿着线518。如图所示，n阱502延伸得比隔离区204更深。在一些实例中，在形成隔离区204之前形成n阱502。
图6a是示出位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图的图。在一些实例中，可以通过在器件下面添加不同类型的阱来改进esd器件的性能。例如，可以在p阱110内形成两个单独的n阱602。可以通过伪栅极108下面的间隔分离n阱602。在图6a所示的图中示出了n阱602和p阱110，但是没有示出可以位于有源区102之间的隔离区。
图6b是穿过有源区102的图6a所示的器件的截面图610。特别地，截面图沿着线616。如图所示，n阱602延伸得比有源区102更深。然而，n阱602不如p阱110那么深。在本实例中，n阱602和p阱110之间的外部界面604位于伪栅极108和栅极器件104之间的某点处。内部界面608与伪栅极108的侧壁基本对准。因此，伪栅极108保持设置在p阱110上方。在其中存在多于一个伪栅极的实例中，可以存在两个以上的n阱602。例如，如果存在两个伪栅极108，则可以存在位于两个伪栅极之间的第三n阱。
图6c是穿过隔离区204的图6a所示的器件的截面图620。特别地，截面图沿着线618。如图所示，n阱602延伸得比隔离区204更深。在一些实例中，在形成隔离区204之前形成n阱602。
图7a是示出位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图的图。在一些实例中，可以通过在器件下面添加不同类型的阱来改进esd器件的性能。在本实例中，n阱702从一个栅极器件104延伸至另一栅极器件104。n阱702还在伪栅极108下方延伸。在图7a所示的图中示出了n阱702和p阱110，但是没有示出可以位于有源区102之间的隔离区。
图7b是穿过有源区102的图7a所示的器件的截面图710。特别地，截面图沿着线716。如图所示，n阱702延伸得比有源区102更深。然而，n阱602不如p阱110那么深。在本实例中，n阱702和p阱110之间的界面704与栅极器件104的内侧壁708基本对准。此外，如图所示，n阱702在伪栅极108下面延伸。
图7c是穿过隔离区204的图7a所示的器件的截面图720。特别地，截面图702沿着线718。如图所示，n阱702延伸得比隔离区204更深。在一些实例中，在形成隔离区204之前形成n阱702。
根据一个实例，集成电路器件包括生长到衬底上的至少两个外延生长的有源区，有源区放置在第一栅极器件和第二栅极器件之间。集成电路器件包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，并且在具有第二导电类型的第二阱上方形成伪栅极。
在一些实施例中，所述第一阱和所述第二阱之间的界面位于所述第一栅极器件和所述伪栅极之间。
在一些实施例中，所述第一阱和所述第二阱之间的界面位于所述第一栅极器件的侧壁处，所述侧壁面向所述伪栅极。
在一些实施例中，所述第二阱的掺杂浓度小于所述有源区的掺杂浓度。
在一些实施例中，所述第一阱的深度大于所述第二阱的深度。
在一些实施例中，所述第二阱的深度大于所述有源区的深度。
在一些实施例中，所述第一阱是p阱并且所述第二阱是n阱。
根据一个实例，一种用于形成静电放电(esd)器件的方法包括在衬底上形成具有第一导电类型的第一阱，在第一阱内形成第二阱，第二阱具有第二导电类型，在第一阱上方形成第一栅极器件和第二栅极器件，在第一栅极器件和第二栅极器件之间形成多个有源区，其中每个有源区在长度上是基本均匀，以及在有源区之间的间隔内形成伪栅极，在第二阱上方形成伪栅极。
在一些实施例中，所述第一栅极器件和所述第二栅极器件垂直于所述有源区延伸。
在一些实施例中，所述第一阱和所述第二阱之间的第一界面位于所述第一栅极器件和所述伪栅极之间，并且所述第一阱和所述第二阱之间的第二界面位于所述伪栅极和所述第二栅极器件之间。
在一些实施例中，所述第一阱和所述第二阱之间的第一界面位于所述第一栅极器件的面向所述伪栅极的侧壁处，并且所述第一阱和所述第二阱之间的第二界面位于所述第二栅极器件的面向所述伪栅极的侧壁处。
在一些实施例中，所述第一阱的深度大于所述第二阱的深度，并且所述第二阱的深度大于所述有源区的深度。
在一些实施例中，在形成所述伪栅极之前形成所述第二阱。
在一些实施例中，所述第一阱是p阱，以及所述第二阱是n阱。
根据一个实例，集成电路器件包括设置在衬底上的至少两个外延生长的有源区，有源区放置在第一栅极器件和第二栅极器件之间。集成电路器件还包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，在第二阱和第三阱之间的间隔上方形成伪栅极，第二阱和第三阱具有第二导电类型。
在一些实施例中，在所述第一阱上方直接形成所述伪栅极。
在一些实施例中，所述第二阱从所述第一栅极器件和所述伪栅极之间的点延伸至所述伪栅极；以及所述第三阱从所述第二栅极器件和所述伪栅极之间的点延伸至所述伪栅极。
在一些实施例中，所述第二阱和所述第三阱彼此分离。
在一些实施例中，所述有源区位于隔离区之间。
在一些实施例中，所述第一阱是p阱并且所述第二阱是具有比所述p阱更浅的深度的n阱。
应该理解，可以以不同的顺序或并行地使用以上列举的实施例和步骤的不同组合，并且没有特定步骤是关键的或必须的。此外，虽然本文中使用术语“电极”，将认识到，该术语包括“电极接触件”的概念。此外，相对于一些实施例示出和讨论的部件可与相对于其他实施例示出和讨论的部件结合。因此，所有这些修改旨在包括在本发明的范围内。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。