低压超结MOSFET栅极漏电改善方法与流程

本发明涉及半导体功率器件技术领域，具体涉及一种低压超结mosfet栅极漏电改善方法。

背景技术：

图1为目前常见的一种低压超结mosfet结构，其左右两个“耳朵”状小沟槽内填充的是栅极多晶硅，最后引出形成器件栅极，之间大沟槽内填充源极多晶硅，此多晶硅会通过接触孔与源极金属相连，这两种多晶硅之间通过氧化硅隔离。该器件的工艺方法是，先在硅外延层上淀积一层氧化硅作为硬掩膜，然后通过光刻和刻蚀工艺做出深沟槽，深沟槽内生长一层厚氧化硅，填充多晶硅，去除表面多晶硅形成源极，湿法腐蚀厚氧化层形成小沟槽，生长栅氧化层，填充多晶硅并刻蚀形成栅极，然后再进行体区注入及推阱、源极注入及退火、层间介质淀积等后续工艺。

此工艺方法两种多晶硅之间的隔离氧化硅是在生长栅氧化硅时，源极多晶硅同时氧化而生成，其氧化层质量较差，特别是在栅极多晶硅底部氧化层厚度很薄，见图1圆圈标示位置，该缺陷导致栅极漏电偏高。

技术实现要素：

本发明的目的是提供一种低压超结mosfet栅极漏电改善方法,该方法通过将源极多晶硅刻蚀至栅极多晶硅以下，并使用氮化硅进行回填，避免了两种多晶硅之间存在缺陷的氧化硅隔离，可以有效的减小栅极漏电。

本发明所采用的技术方案为：

低压超结mosfet栅极漏电改善方法，其特征在于：

包括以下步骤：

步骤一：在硅衬底表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽并移除表面氧化硅；

步骤二：在沟槽内及硅衬底表面生长氧化硅；

步骤三：沟槽内填充源极多晶硅并进行回刻；

步骤四：源极多晶硅上填充氮化硅并利用cmp工艺移除表面氮化硅及氧化硅；

步骤五：利用湿法腐蚀对硅衬底表面及沟槽侧壁氧化硅进行移除，形成小沟槽，小沟槽不深于源极多晶硅的回刻深度，避免两种多晶硅之间的氧化硅隔离；

步骤六：利用干法热氧化工艺生长栅氧化硅；

步骤七：淀积栅极多晶硅并进行回刻；

步骤八：进行体区、源区注入并退火；

步骤九：淀积介质氧化硅，进行孔光刻及刻蚀；

步骤十：进行表面金属工艺，制作器件电极。

步骤二中，氧化硅的生成通过淀积工艺或者直接热氧化工艺实现。

步骤三中，源极多晶硅回刻掉表面及沟槽上半部多晶硅，保留下半部多晶硅以形成源极。

步骤四中，表面氮化硅及氧化硅移除至与硅表面齐平。

步骤五中，沟槽侧壁氧化层移除深度不超过源极多晶硅回刻深度，以保证栅极多晶硅与源极多晶硅之间完全实现氮化硅填充。

本发明具有以下优点：

本发明工艺通过在源极多晶硅上方回填氮化硅，避免了目前存在缺陷的氧化硅隔离，有效解决了栅源极之间漏电偏高的问题。

附图说明

图1为目前存在缺陷的低压超结mosfet结构示意图；

图2为本发明步骤一的示意图；

图3为本发明步骤二的示意图；

图4为本发明步骤三的示意图；

图5为本发明步骤四的示意图；

图6为本发明步骤五的示意图；

图7为本发明步骤六的示意图；

图8为本发明步骤七的示意图；

图9为本发明步骤八的示意图；

图10为本发明步骤九的示意图；

图11为本发明步骤十的示意图。

图中，1-硅衬底，2-沟槽，3-氧化硅，4-源极多晶硅，5-氮化硅，6-栅氧化硅，7-栅极多晶硅，8-介质氧化硅。

具体实施方式

下面结合具体实施方式对本发明进行详细的说明。

本发明所涉及的低压超结mosfet栅极漏电改善方法，包括以下步骤：

步骤一：在硅衬底1表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽2并移除表面氧化硅，如图2示；

步骤二：在沟槽2内及硅衬底1表面生长氧化硅3，使用淀积或者直接热氧化，如图3示；

步骤三：沟槽2内填充源极多晶硅4并进行回刻，如图4示；

步骤四：源极多晶硅4上填充氮化硅5并利用cmp工艺移除表面氮化硅5及氧化硅，如图5示；

步骤五：利用湿法腐蚀对硅衬底1表面及沟槽2侧壁氧化硅进行移除，形成小沟槽，小沟槽不深于源极多晶硅的回刻深度，避免两种多晶硅之间的氧化硅隔离，如图6示；

步骤六：利用干法热氧化工艺生长栅氧化硅6，如图7示；

步骤七：淀积栅极多晶硅7并进行回刻，如图8示；

步骤八：进行体区、源区注入并退火，如图8示；

步骤九：淀积介质氧化硅8，进行孔光刻及刻蚀，如图10示；

步骤十：进行表面金属工艺，制作器件电极，如图11示。

步骤二中，氧化硅的生成通过淀积工艺或者直接热氧化工艺实现。

步骤三中，源极多晶硅4回刻掉表面及沟槽2上半部多晶硅，保留下半部多晶硅以形成源极。

步骤四中，表面氮化硅5及氧化硅移除至与硅表面齐平。

步骤五中，沟槽2侧壁氧化层移除深度不超过源极多晶硅4回刻深度，以保证栅极多晶硅7与源极多晶硅4之间完全实现氮化硅填充。

采用本发明所述的低压超结mosfet栅极漏电改善方法，可以有效避免两种多晶硅之间存在缺陷的氧化硅隔离，并且两种多晶硅之间的间隔距离可控，有效的改善了低压超结mosfet的栅极漏电偏高的问题。

本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

技术特征：

技术总结
本发明涉及低压超结MOSFET栅极漏电改善方法，步骤包括：1>以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽；2>在沟槽内及硅衬底表面生长氧化硅；3>沟槽内填充源极多晶硅并进行回刻；4>源极多晶硅上填充氮化硅并利用CMP工艺移除表面氮化硅及氧化硅；5>利用湿法腐蚀对沟槽侧壁氧化硅进行移除；6>生长栅氧化硅；7>淀积多晶硅并进行回刻；8>进行体区、源区注入并退火；9>层间介质淀积及孔刻蚀工艺；10>进行表面金属工艺，制作器件电极。本发明工艺通过在源极多晶硅上方回填氮化硅，避免了目前存在缺陷的氧化硅隔离，有效解决了栅源极之间漏电偏高的问题。

技术研发人员：刘挺;杨乐;岳玲;徐西昌;杜忠鹏
受保护的技术使用者：西安龙腾新能源科技发展有限公司
技术研发日：2017.07.12
技术公布日：2017.11.07