一种自限制精确刻蚀硅的方法及其专用装置与流程

本发明属于半导体芯片或纳米微结构制造技术领域，具体涉及一种自限制精确刻蚀硅的方法及其专用装置。

背景技术：

集成电路（integratedcircuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“ic”表示。集成电路发明者为杰克•基尔比（基于锗（ge）的集成电路）和罗伯特•诺伊思（基于硅（si）的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。

随着技术的不断发展，晶体管的特征尺寸不断缩小，目前正在由5nm向更小的技术迈进，沟道也由平面发展到鳍形（finfet）再到纳米线（nanowire），所以对其制造技术提出了更高的要求，尤其是三维加工能力。

原子层刻蚀技术（atomiclayeretching）是一项新兴的刻蚀技术，目前有设备厂商及研究机构推出一种刻蚀硅的原子层刻蚀技术，基本原理及过程如下：

1）采用cl2去改性（modification）硅表面：将si-si悬挂键改性成si-cl:cl2(气)+si(固)→siclx(固)；由于形成的物质在常温下为固体，所以该步具有自我限制特性，只影响约一个原子层；

2）去除多余cl2；

3）采用合适能量的ar离子（图3）去除siclx(固)且不能伤到si，si-si键能为si-si3.4ev，si-cl键能为4.2ev。

cl的引入会将si与下层si之间的键能降低到2.3ev，所以ar离子能量要精确敲击掉si-cl物质而不够敲击si-si的阈值即可自我限制地刻蚀掉siclx；然后重复以上过程完成刻蚀。

目前有机构报道该技术可用于鳍形栅刻蚀的过刻刻蚀中，较传统刻蚀，可以用更小的过刻量（25%）达到去除硅残留的目的。

这些现有技术，存在以下缺点：

1）对设备控制提出了极高的要求：需要对离子能量提出了极高的要求（如图3）所示，只有当离子能量适当才能实现，离子能量低了达不到去除改性层目的，离子能量高了将会造成si表面损伤或者刻蚀掉硅达不到原子层自我限制刻蚀的目的（selflimitedetching）。

2）该方法因去除离子具有方向性，无法实现三维（横向加工），在未来需要三维加工领域如纳米线加工领域将会受到局限。

技术实现要素：

发明目的：针对现有技术中存在的不足，本发明的目的是提供一种自限制精确刻蚀硅的方法，既具有原子层级的自我限制能力，又可以实现三维（横向与纵向加工）加工，还对设备本身控制能力不需要现有技术方案那么高。本发明的另一目的是提供一种上述的自限制精确刻蚀硅的方法的专用装置。

技术方案：为了实现上述发明目的，本发明采用的技术方案为：

一种自限制精确刻蚀硅的方法，包括以下步骤：

1）si表面自我限制氧化层si-br的形成；

2）多余br基气氛去除；

3）传到高温台去除si-hbr；

4）重复步骤1）~3），实现精确控制刻蚀量。

所述的自限制精确刻蚀硅的方法，制备之前：用长膜和光刻及刻蚀技术，生长出阻挡层sio2，si厚度50~100nm，硬掩蔽层sin；光刻出90nm~45nm尺寸的线或柱，去除光刻胶。

所述的自限制精确刻蚀硅的方法，阻挡层sio2厚度1~10nm。

所述的自限制精确刻蚀硅的方法，硬掩蔽层sin厚度1~10nm。

所述的自限制精确刻蚀硅的方法，在真空反应腔内的低温基座上，-60~140℃，用hbr气体10sccm~1000sccm，icp源等离子功率100w~1000w，气压为3mt~900mt，处理时间为1s~10s，通入n2吹扫抽除hbr残气。

所述的自限制精确刻蚀硅的方法，机械手将硅片传至高温基座上，160~800℃，处理时间为1s~10s。

所述的自限制精确刻蚀硅的方法，循环刻蚀，控制最终留下的硅线柱宽3~10nm。

所述的自限制精确刻蚀硅的方法，采用稀释的hcl选择性去除掩蔽层al2o3，获得纳米尺度的硅线柱。

所述的自限制精确刻蚀硅的方法，无硬掩蔽层，但预先留好si高度的补偿量。

所述的自限制精确刻蚀硅的方法，步骤1）中，si在<150℃下与hbr气体反应形成si-br，在高温下挥发并抽走sibr4。

所述的自限制精确刻蚀硅的方法的专用装置，包括传输模块和工艺模块，在所述的工艺模块内设有两个不同温度的基座，分别为低温基座和高温基座，si的表面br基处理在低温基座上进行，完成相应的步骤后，由传输模块传输到高温基座上去除sibrx产物，在两个基座上循环进行完成刻蚀。

有益效果：与现有技术相比，本发明的自限制精确刻蚀硅的方法及其专用装置，既具有原子层级的自我限制能力，又可以实现三维（横向与纵向加工）加工，还对设备本身控制能力不需要现有技术方案那么高。解决了现有技术不能解决的两大问题：不需要精确控制离子能量，降低了设备成本。可以实现横向精确刻蚀，为三维器件加工提供了方法。

附图说明

图1是专用装置的结构示意图；

图2是自限制精确刻蚀硅的方法的流程图；

图3是实施例3的流程图。

具体实施方式

下面结合具体实施例对本发明做进一步的说明。

实施例1

一种自限制精确刻蚀硅的方法，包括以下步骤：

1）si表面自我限制氧化层si-br的形成；

2）多余br基气氛去除；

3）传到高温台去除si-hbr；

4）重复步骤1）~3），实现精确控制刻蚀量。

专用装置类似于普通的半导体真空加工设备，如图1所示，也有传输模块（机械手）和工艺模块，不同的是工艺模块内有两个不同温度的基座，分别为低温基座和高温基座，si的表面br基处理在低温基座上进行（步骤1）、2）），完成相应的步骤后，由机械手传输到高温基座上去除sibrx产物（步骤3））。在两个基座上循环进行完成刻蚀。

因为该方法中没有涉及离子定向刻蚀过程，具有明显的各向同性的特点，同时每步又具有自我限制的特点：

hbr是公知的刻蚀硅的气体，而hbr与si的生成物sibr4沸点通常比较高，所以如果低温（<150℃）下，且没有离子轰击情况下，第一步热反应非常容易实现且具有良好的自我限制特性；

si+4hbr（气态）=sibr4(非气态)+h2（气态）（无偏至压力的等离子处理）。

然后去除多余的未参与反应的hbr气体，机械手将片子传输到高温基座上处理，将sibr4挥发并抽走。

所以从步骤1）到步骤3）可以实现自我限制的si刻蚀，重复这些步骤即可实现精确控制刻蚀量。

实施例1

自限制精确刻蚀硅的方法同实施例1，其中，如图2所示，用当前常用常规的长膜和光刻及刻蚀技术，生长出阻挡层3（sio2）厚度1~10nm，硅2（si）厚度50~100nm，硬掩蔽层1（sin）厚度1~10nm，采用常规光刻出90nm~45nm尺寸的线或柱出来，去除光刻胶；

1）然后在真空反应腔内低温基座上（-60~140℃），用hbr气体10sccm~1000sccm，icp源等离子功率100w~1000w，气压为3mt~900mt，处理时间为1s~10s，通入n2吹扫抽除hbr残气。hbr不会与阻挡层sio2作用也不会与掩蔽层sin作用是公知技术。

2）机械手将硅片传至高温基座上（160~800℃），处理时间为1s~10s；

3）循环以上步骤1）、2），并根据每次循环精确的刻蚀量，控制最终留下的硅柱（线）宽约3nm~10nm。

4）sin掩蔽采用高温磷酸选择性去除，且不需要先进光刻技术即可精确获得纳米级线或柱结构。

实施例3

在实施例1基础上省去了硬掩蔽，如图3所示，但应预先算好高度的补偿量，也能获得预期的纳米尺度线条或柱，不需要先进光刻技术，即可获得精确的纳米尺度结构。