一种自限制精确刻蚀硅的装置及方法与流程

本发明涉及集成电路领域，具体涉及一种自限制精确刻蚀硅的装置及方法。

背景技术：

集成电路是一种微型电子器件或部件。采用一定的工艺将一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。当今半导体工业大多数应用的是基于硅的集成电路。

随着集成电路技术的不断发展，晶体管的特征尺寸不断缩小，目前正在由5nm向更小的技术迈进，沟道也由平面发展到鳍形(finfet)再到纳米线，所以对其制造技术提出了更高的要求，尤其是三维加工能力。

原子层刻蚀技术(atomiclayeretching)是一项新兴的刻蚀技术，目前有设备厂商及研究机构推出一种刻蚀硅的原子层刻蚀技术，基本原理及过程如下：

(1)采用cl2对硅表面进行改性(modification)，将si-si悬挂键改性成si-c键，表示为，cl2(气)+si(固)→siclx(固)。由于形成的物质在常温下为固体，所以该步具有自我限制特性，只影响约一个原子层；

(2)去除多余cl2；

(3)采用合适能量的ar离子去除固态siclx并且不能对si造成损伤。si-si键能为3.4ev，si-cl键能为4.2ev，cl的引入会将si与下层si之间的键能降低到2.3ev。因此，ar离子的能量阈值需要精确在能够敲击掉si-c物质而不会敲击si-si，即可自我限制地刻蚀掉siclx；

然后重复以上过程完成刻蚀。

目前有机构报道该技术可用于鳍形栅刻蚀的过刻刻蚀中，较传统刻蚀，可以用更小的过刻量(25％)达到去除硅残留的目的。

上述技术对离子能量提出了极高的要求，只有当离子能量适当才能实现，若离子能量过低则达不到去除改性层目的，若离子能量过高则会造成si表面损伤或者将硅刻蚀掉，达不到原子层自我限制刻蚀的目的，因此也对设备控制提出了极高的要求。

此外，该方法因去除离子具有方向性，无法实现横向加工，在未来需要三维加工领域如纳米线加工领域将会受到局限。

技术实现要素：

为了解决上述问题，本发明公开一种自限制精确刻蚀硅的装置，包括：真空反应腔、传输装置、进气装置和抽气装置，所述真空反应腔内设置有第一基座、第二基座、第一温控装置、第二温控装置，其中，所述第一温控装置对所述第一基座的温度进行调控，使其温度小于150℃，所述第二温控装置对所述第二基座的温度进行调控，使其温度大于150℃，所述传输装置对样品进行传输，使样品在所述第一基座和所述第二基座上循环进行加工，所述进气装置将反应气体或吹扫用气体通入真空反应腔，所述抽气装置将残余气体从真空反应腔内抽出。

本发明的自限制精确刻蚀硅的装置中，优选为，所述反应气体为hbr。

本发明的自限制精确刻蚀硅的装置中，优选为，所述第一基座的温度在－60℃～140℃之间。

本发明的自限制精确刻蚀硅的装置中，优选为，所述第二基座的温度在160℃～800℃之间。

本发明的自限制精确刻蚀硅的装置中，优选为，还包括感应耦合等离子体源。

本发明还公开一种自限制精确刻蚀硅的方法，包括以下步骤：si表面自限制层形成步骤，利用传输装置将形成在半导体衬底上的待刻蚀si层样品放置在第一基座上，然后通过第一温控装置将所述第一基座的温度调控至小于150℃，向真空反应腔内通入hbr反应气体，在所述si层表面形成自限制sibr4层，然后将真空反应腔内的残余hbr抽出；自限制层去除步骤，利用传输装置将样品从所述第一基座传输至第二基座，通过第二温控装置将所述第二基座的温度调控至大于150℃，使sibr4层升华，然后将真空反应腔内的残余气体抽出；重复上述各步骤，直至达到预定si刻蚀量。

本发明的自限制精确刻蚀硅的方法中，优选为，所述第一基座的温度在－60℃～140℃之间。

本发明的自限制精确刻蚀硅的方法中，优选为，所述第二基座的温度在160℃～800℃之间。

本发明的自限制精确刻蚀硅的方法中，优选为，在所述si表面自限制层形成步骤中，利用感应耦合等离子体源无偏压作用形成hbr等离子体对所述si层表面进行处理形成自限制sibr4层。

本发明的自限制精确刻蚀硅的方法中，优选为，所述hbr气体的流量为10sccm～1000sccm，感应耦合等离子体源的功率为100w～1000w，气体压强为3mt～900mt，处理时间为1s～10s。

本发明的自限制精确刻蚀硅的装置和方法能够实现原子层级的硅刻蚀，并且具有低成本和高效率的特点。此外，本发明的自限制精确刻蚀硅的方法不涉及离子定向刻蚀过程，具有明显的各向同性的特点，可以实现三维(横向与纵向加工)加工。

附图说明

图1是本发明的自限制精确刻蚀硅的装置的结构示意图。

图2是本发明的自限制精确刻蚀硅的方法的流程图。

图3是实施例一的待刻蚀样品结构示意图。

图4是实施例一的形成自限制sibr4层后的样品结构示意图。

图5是实施例一的去除自限制sibr4层后的样品结构示意图。

图6是实施例一的达到预定刻蚀量的样品结构示意图。

图7是实施例一的去除掩膜层后形成的纳米线的结构示意图。

图8是实施例二的待刻蚀样品结构示意图。

图9是实施例二的形成自限制sibr4层后的样品结构示意图。

图10是实施例二的去除自限制sibr4层后的样品结构示意图。

图11是实施例一的达到预定刻蚀量的样品结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

图1是本发明的自限制精确刻蚀硅的装置的结构示意图。如图1所示，本发明的自限制精确刻蚀硅的装置包括真空反应腔1、传输装置2、进气装置3和抽气装置4。在真空反应腔1内设置有第一基座11、第二基座12、第一温控装置13和第二温控装置14。其中，第一温控装置13对第一基座11的温度进行调控，使其温度小于150℃，第二温控装置14对第二基座12的温度进行调控，使其温度大于150℃。传输装置2的一部分位于真空反应腔1内，一部分位于真空反应腔1外，对样品进行传输，使样品在第一基座11和第二基座12上循环进行加工。进气装置3将反应气体或吹扫用气体通入真空反应腔1内，抽气装置4将残余气体从真空反应腔1内抽出。

本发明的自限制精确刻蚀硅的装置中，优选为，所述反应气体为hbr。优选为，第一温控装置13将第一基座11的温度控制在－60℃～140℃之间，第二温控装置14将第二基座12的温度控制在160℃～800℃之间。本发明的自限制精确刻蚀硅的装置，进一步优选为，还包括感应耦合等离子体源，以产生hbr等离子体。

图2是本发明的自限制精确刻蚀硅的方法的流程图。如图2所示，本发明的自限制精确刻蚀硅的方法包括以下步骤：

在si表面自限制层形成步骤s1中，利用传输装置2将形成在半导体衬底上的待刻蚀si层样品放置在第一基座11上，然后，通过第一温控装置13将第一基座11的温度调控至小于150℃，利用进气装置3向真空反应腔1内通入hbr反应气体，在所述si层表面形成自限制sibr4层，厚度为几个原子层厚度，然后通过抽气装置4将真空反应腔1内的残余hbr抽出；在自限制层去除步骤s2中，利用传输装置2将样品从第一基座11传输至第二基座12，通过第二温控装置14将第二基座12的温度调控至大于150℃，使sibr4层升华，然后利用抽气装置4将真空反应腔内的残余气体抽出；重复上述各步骤，直至达到预定si刻蚀量。

本发明的自限制精确刻蚀硅的方法具有自我限制的特点。具体而言，hbr是公知的刻蚀硅的气体，而hbr与si的生成物sibr4沸点较高。在低温(<150℃)的情况下，在si表面形成自限制层sibr4非常容易实现且具有良好的自我限制特性，反应式表示为：

si+4hbr(气态)＝sibr4(非气态)+h2(气态)

以下结合图3～图7针对本发明的自限制精确刻蚀硅的方法的实施例一进行说明。在本实施例中，首先准备待刻蚀样品。在si衬底100上形成阻挡层101，在阻挡层101上形成si层102，并且在si层102上形成掩膜层103。其中，阻挡层101为sio2，厚度为1～10nm。si层102的厚度为50～100nm。掩膜层103为sin，厚度为1～10nm。上述阻挡层、si层以及掩膜层可以采用电子束蒸发、化学气相沉积、物理气相沉积、原子层沉积、溅射等常规的薄膜淀积方法形成。然后，在上述结构上旋涂光刻胶，采用包括曝光和显影的光刻工艺将光刻胶形成45nm～90nm的线或柱，通过在溶剂中溶解或灰化去除光刻胶，所得结构如图3所示。

接下来，采用本发明的自限制精确刻蚀硅的方法对待刻蚀样品进行刻蚀。具体而言，利用传输装置2将样品放置在第一基座11上，然后，通过第一温控装置13将第一基座11的温度调控至－60℃～140℃，利用进气装置3向真空反应腔1内通入hbr气体，气体流量为10sccm～1000sccm，感应耦合等离子体源的功率为100w～1000w，气体压强为3mt～900mt，处理时间为1s～10s。hbr气体在感应耦合等离子体源的无偏压作用下形成hbr等离子体，与si表面反应形成自限制sibr4层104，厚度约0.3nm，同时hbr不与作为阻挡层101的sio2和作为掩膜层103的sin反应，所得结构如图4所示。然后，通过进气装置3通入n2对真空反应腔1进行吹扫，通过抽气装置4将真空反应腔1内的残余气体抽空。

接下来，通过传输装置2将样品传至第二基座12上，通过第二温控装置14将第二基座12的温度调控至160℃～800℃，对样品进行加热，使sibr4层升华，处理时间为1s～10s，所得结构如图5所示。

重复以上步骤，并根据每次循环精确的刻蚀量控制最终留下的硅柱(线)宽约3nm～10nm，所得结构如图6所示。

最后，利用高温磷酸选择性去除sin掩膜层103，即可精确获得纳米级线或柱结构，所得结构如图7所示。

接下来，结合图8～图10针对本发明的自限制精确刻蚀硅的方法的实施例二进行说明。本实施例与实施例一的区别在于，本实施例中的待刻蚀样品没有掩膜层。如图8所示，待刻蚀样品包括si衬底200、形成在si衬底200上的阻挡层201以及形成在阻挡层201上的si层202。其中，阻挡层201为sio2，厚度为1～10nm。si层202的厚度根据纳米线的高度加上刻蚀补偿量确定。上述阻挡层、si层可以采用电子束蒸发、化学气相沉积、物理气相沉积、原子层沉积、溅射等常规的薄膜淀积方法形成。然后，在上述结构上旋涂光刻胶，采用包括曝光和显影的光刻工艺将光刻胶形成45nm～90nm的线或柱，通过在溶剂中溶解或灰化去除光刻胶。

接下来，采用本发明的自限制精确刻蚀硅的方法对待刻蚀样品进行刻蚀。具体而言，利用传输装置2将样品放置在第一基座11上，然后，通过第一温控装置13将第一基座11的温度调控至－60℃～140℃，利用进气装置3向真空反应腔1内通入hbr气体，气体流量为10sccm～1000sccm，感应耦合等离子体源的功率为100w～1000w，气体压强为3mt～900mt，处理时间为1s～10s。hbr气体在感应耦合等离子体源无偏压的作用下形成hbr等离子体，与si表面，本实施例中包括si层的上表面和侧面，反应形成自限制sibr4层203，所得结构如图9所示，同时hbr不与作为阻挡层201的sio2反应。然后，通过进气装置3通入n2对真空反应腔1进行吹扫，通过抽气装置4将真空反应腔1内的残余气体抽空。

接下来，通过传输装置2将样品传至第二基座12上，通过第二温控装置14将第二基座12的温度调控至160℃～800℃，对样品进行加热，处理时间为1s～10s，使sibr4层升华，所得结构如图10所示。

重复以上步骤，并根据每次循环精确的刻蚀量控制最终留下的硅柱(线)宽约3nm～10nm，所得结构如图11所示。

在上述实施例中，以si为衬底，但是本发明不限定于此。例如，半导体衬底可以是各种形式的合适衬底，例如体半导体衬底如ge等及化合物半导体衬底如sige、gaas、gasb、alas、inas、inp、gan、sic、ingaas、insb、ingasb等，绝缘体上半导体衬底(soi)等。此外，掩膜层、阻挡层也可以是其他不会被hf腐蚀的材料等。

本发明的自限制精确刻蚀硅的装置和方法能够实现原子层级的硅刻蚀，并且具有低成本和高效率的特点。此外，本发明的自限制精确刻蚀硅的方法不涉及离子定向刻蚀过程，具有明显的各向同性的特点，可以实现三维加工。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。