一种制作磁性随机存储器反应离子束刻蚀硬掩膜的方法与流程

本发明涉及一种反应离子束刻蚀硬掩膜的方法，特别涉及一种制作磁性随机存储器(mram，magneticradomaccessmemory)反应离子束刻蚀(rie，reactiveionetching)硬掩膜的方法，属于集成电路制造技术领域。

背景技术：

近年来，采用磁性隧道结(mtj，magnetictunneljunction)的磁电阻效应的mram被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性mtj通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(stt，spintransfertorque)转换技术的写方法，这样的mram称为stt-mram。根据磁极化方向的不同，stt-mram又分为面内stt-mram和垂直stt-mram(即pstt-mram)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小mtj元件尺寸时所需的切换电流也会减小，所以在尺度方面pstt-mram可以很好的与最先进的技术节点相契合。因此，期望是将pstt-mram元件做成极小尺寸，并具有非常好的均匀性，以及把对mtj磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对mtj记忆器件寿命的破坏与缩短。

然而，制备一个小型mtj元件可能会增加mtj电阻的波动，使得pstt-mram的写电压或电流也会随之有较大的波动，这样会损伤mram的性能。在现在的mram制造工艺中，重金属(比如钽)会沉积在mtj的顶部，既作为mtj刻蚀用的掩膜，也作为顶电极的导电通道；随后，一层介电质(比如sin或者sio2)会沉积在ta膜的顶部，被用来作为ta掩膜的牺牲层。通常这种双层膜结构被用来作为刻蚀mtj的硬掩膜。

在现有的mram器件制作工艺中，涉及rie硬掩膜的刻蚀工艺，如图1所示， 现有的掩膜刻蚀工艺包括如下步骤：

提供包括mtj多层膜的衬底；

在所述衬底上依次形成ta膜层和sin膜层(或sio2膜层)；

接着，图形化转移mtj图案到所述sin膜层(或sio2膜层)；

接着，采用cf4对所述sin膜层(或sio2膜层)和ta膜层进行干刻蚀；

最后，采用氧气灰化工艺除去残留的光刻胶和有机抗反射层(o-barc，organicbottomanti-reflectionlayer)。

然而，由于在cf4干刻工艺条件下，ta对sin(或sio2)的选择比非常低(大约为0.5)，如图2所示，在ta掩膜已完成刻蚀之前，sin掩膜层(或sio2掩膜)已经被完全刻蚀掉。因此，用cf4作为刻蚀气体很难形成清晰锐利的ta掩膜侧壁，导致轮廓不清的掩膜，从而影响下面的mtj图案化；同时，由于ta掩膜在没有sin掩膜(或sio2掩膜)的保护下，ta掩膜的厚度将会进一步减小，并形成椭圆形的模帽，这样将会增加位线和mtj之间短路的风险。

技术实现要素：

本发明所要解决的技术问题是：ta对sin(或sio2)选择比过低，ta掩膜侧壁模糊，轮廓不够清晰和钽掩膜提前被过度消耗等。

为了解决上述技术问题，本发明提供一种制作磁性随机存储器(mram)反应离子束刻蚀(rie)硬掩膜的方法，包括如下步骤：

(1)提供包括磁性隧道结多层膜的衬底；

(2)在衬底上依次形成钽膜层和硅化合物膜层；

(3)图形化转移磁性隧道结图案到硅化合物膜层，使用光刻胶和有机抗反射层完成对磁性隧道结图案的图形化定义；

(4)采用cf4干刻蚀硅化合物膜层。

(5)采用cl2/ar混合气体或者ch4/ar混合气体干刻蚀钽膜层。

(6)除去残留的光刻胶和有机抗反射层。

优选地，磁性隧道结多层膜的厚度为15nm～40nm。

优选地，钽膜层的厚度为50nm～200nm，硅化合物膜层的厚度为50nm～150nm。

优选地，硅化合物膜层是指sin膜层或sio2膜层。

优选地，光刻胶厚度为90nm～250nm，有机抗反射层的厚度为30nm～100nm。

优选地，使用cl2/ar混合气体进行干刻蚀时，cl2的流量范围为0～100sccm，ar的流量范围为0～100sccm。

优选地，cl2/ar混合气体中cl2的含量为70～90％。

优选地，使用ch4/ar混合气体进行干刻蚀时，ch4的流量范围为0～100sccm，ar的流量范围为0～100sccm。

优选地，ch4/ar混合气体中ch4的含量为70～90％。

优选地，采用氧气灰化工艺除去残留的光刻胶和有机抗反射层。

本发明的有益效果：使用cl2/ar或者ch4/ar，使得ta对sin(或sio2)的选择比高达5以上，是现有技术的10倍，从而有效的改善了钽膜层刻蚀过后的图案和轮廓，消除了钽膜层在mtj刻蚀之前的消耗，降低了mram电路位线和mtj单元短路的风险。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是现有技术中制作磁性随机存储器反应离子束刻蚀硬掩膜的流程图；

图2是现有技术中ta膜层被刻蚀之后的剖面示意图；

图3是本发明制作磁性随机存储器反应离子束刻蚀硬掩膜的流程图；

图4是本发明一个较佳实施例的ta膜层被刻蚀之前完整的示意图；

图5是本发明一个较佳实施例转移磁性隧道结图案到掩膜的示意图；

图6是本发明一个较佳实施例硅化合物刻蚀之后的示意图；

图7是本发明一个较佳实施例氧气灰化处理掉残留的光刻胶和o-barc之后的示意图。

以上各图中所示：100-包括磁性隧道结多层膜的衬底，101-ta膜层，111-刻蚀之后的ta膜层，102-sin膜层(或sio2膜层)，112-刻蚀之后的sin膜层(或sio2膜层)，103-o-barc，113-刻蚀之后的o-barc，104-光刻胶层，114-刻蚀之后的光刻胶层。

具体实施方式

在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如图3所示，本发明提供一种制作磁性随机存储器(mram)反应等离子束刻蚀(rie)硬掩膜的方法，具体包括以下步骤：

步骤s1：提供包括mtj多层膜的衬底100，其中mtj的厚度为15nm～40nm。

步骤s2：在衬底100上依次沉积形成ta膜层101和sin膜层(或sio2膜层)102，其中ta膜层101的厚度为50nm～200nm，sin膜层(或sio2膜层)102的厚度为50nm～150nm；ta膜层101可以使用ta靶，通过物理溅射或离子束沉积等方法形成。

sin膜层102，可以采用以下的一种或多种方法制成：(a)化学气相沉积，采用的反应剂含si、n和h；(b)物理溅射沉积，使用si靶，溅射气体采用ar+n2或ar+nh3。

sio2膜层采用以下的一种或多种方法制成：(a)化学气相沉积，采用的反应剂含si、h和o；(b)氧化硅旋涂(spin-on-siocoating)技术；(c)物理溅射沉积，使用si靶或sio2靶，溅射气体采用ar或ar+o2；(d)离子束沉积，使用sio2靶。

步骤s3：图形化转移mtj图案到sin膜层(或sio2膜层)102上，本发明以o-barc103和光刻胶104来定义mtj图案。o-barc103的厚度为30nm～100nm，光刻胶104的厚度为90nm～250nm，如图4所示。

o-barc103用于减少曝光过程中光在ta膜层101和sin膜层(或sio2膜层)102的上下表面的反射，以使曝光的大部分能量都被ta膜层101和sin膜层(或sio2膜层)102吸收，当然，光刻胶104用于保护器件的其他区域，确保器件正常曝光。曝光完成后，用cl2等干刻蚀o-barc103，使得mtj图案图形化到sin膜层(或sio2膜层)102，如图5所示。

步骤s4：采用cf4干刻蚀sin膜层(或sio2膜层)102，如图6所示。

步骤s5：采用cl2/ar混合气体或者ch4/ar混合气体干刻蚀ta膜层101，以完成对ta膜层101的图案化。

步骤s6：采用氧气灰化工艺除去残留的光刻胶104和o-barc103，最后得到刻蚀mtj的ta掩膜101，如图7所示。

较佳的，本发明中的cl2的流量为0～100sccm；ar的流量为0～100sccm；ch4的流量为0～100sccm；通过精确控制cl2在cl2/ar中，或者ch4在ch4/ar中的百分含量，可以调控ta对sin的选择比。作为优选，cl2/ar混合气体中cl2的含量为70～90％；作为优选，ch4/ar混合气体中ch4的含量为70～90％。

本发明通过调控cl2在cl2/ar中的百分比或者ch4在ch4/ar中的百分比，使得ta对sin(或sio2)的选择比高达5以上，是现有技术的10倍，从而有效地改善了ta掩膜101刻蚀过后的图案和轮廓，以及消除了ta掩膜101在mtj刻蚀之前的消耗(如图7所示)，降低了mram电路位线和mtj单元短路的风险。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。