本发明涉及相变材料，及基于此相变存储材料的高密度存储装置。
背景技术
基于相变存储材料(例如基于硫族化合物(chalcogenide)的材料或类似材料)通过适当集成电路来施加电流的多个电平，可以改变其固态相为非晶相及晶相之间。相较于晶相，非晶相通常具有较高的电性电阻特征，而可被感测以表示数据。
用于存储器操作的相变材料可具有多种不同性能规格，包含设定及复位速度、数据保持、耐受度、复位电流、晶型转变温度tx、及融化温度tm。此速度为脉冲长度的函数，需用于设定及复位操作以及其他因素。数据保持典型地为相变材料在经向或非晶相随着时间及温度变化而损失数据的情况。耐受度为当材料在多次设定/复位周期而使相化变材料变得难以设定或难以复位的情况。复位电流的值希望够低，但仍必须足以对有源区域加热，以造成相转换(例如：超过融化温度tm)，并且在设定状态的电性电平为低时有较高的电阻电平。
相变材料ge2sb2te5，也称为gst-225，被认为具有良好的特性。在gst-225家族中的材料包含gexsbytez，(锗(germanium)-ge、锑(antimony)-sb、碲(tellurium)-te)的组合物以及sb2te3与gete连接线(tieline)，如“e.morales-sanchez，“structural，electricandkineticparametersofternaryalloysofgesbte”，thinsolidfilms471(2005)243-247”所述。
这些材料已首先被研究于光盘技术。然而，在应用于集成电路存储材料时，gst-225具有多种缺点。举例来说，这方面的应用需要相对高的复位电流。
并且，已观察到的是，从gst-225家族中的材料所制成的相变存储单元会受到不受期待的转变而在升高的温度下从非晶的复位状态至晶态化的设定状态，从而限制使用这些材料的存储单元的数据保持特性。
特别地，gst-255较差的高温容忍性阻碍此材料的使用于嵌入式存储器应用、汽车应用、及储存级存储器应用。并且，储存级存储器应用例如通常需有高于107周期的耐受性、数百纳秒等级的速度、及良好的数据保持性。使用gst-225材料无法达成这些需求。
因此，需要提供一种基于相变材料的储存级存储器，并提供更适于储存级存储器应用、嵌入式存储器应用、及汽车应用的相变存储器。
技术实现要素：
提出的相变存储材料为介电掺杂、富含锑的gst家族(相对于gst-25有较多的锑)的材料，并且具有适于用在储存级数据存的集成电路存储器速度、数据保持、耐受特性，及具有其他应用的良好数据保持、良好速度、及高耐受度。
存储器装置包含存储单元阵列。各存储单元各包含一第一电极及一第二电极。第二电极耦接至一存储元件。存储元件包含具相变存储材料的一基底。基底位在第一电极及第二电极之间。其中具相变存储材料的基底包含ge、sb及te的组合与一介电添加物(dielectricadditive)，其在总量上足以(effectiveto)提供大于160℃的一晶型转变温度。在一些有效范例中可提供大于170℃的一晶型转变温度，在其他有效范例中可提供大于190℃的一晶型转变温度。控制器耦接至阵列。控制器被设置以对阵列中的存储单元执行设定操作及复位操作。ge、sb及te的组合可包含gexsbytez，其中x、y、z为原子百分比，ge原子浓度x为13％至18％，sb原子浓度x为18％至32％，te原子浓度z为34％至50％。且介电添加物的原子浓度为10％至30％。介电添加物的si原子浓度为7％至17％，介电添加物的o原子浓度为0％至23％。使用相变材料的存储单元装置制造方法说明如下。
为了对本发明上述及其他方面有更佳了解，下文特列举实施例，并配合所附附图详细说明如下：
附图说明
图1绘示gst-225及介电掺杂且富含锑的gst-225于gete-sb2te3连接线(tieline)上方gexsbytez的三元图。
图2绘示用于此处所述材料的电阻对比温度示意图。
图3绘示电阻分布对比周期次数的箱型图以用于测量使用此处所述材料c的存储单元的耐受性。
图4绘示电阻对比周期次数的折线图以显示使用此处所述材料c的存储单元的耐受性。
图5绘示电阻对比使用一序列的设定/复位周期所产生的电压示意图，其中电压具有递增复位电压并用于材料c的200μa的复位电流。
图6绘示电阻分布对比以140℃用于使用此处所述材料c的设定分布1000次周期后烘烤时间的箱型图。
图7绘示电阻分布对比以140℃用于使用此处所述材料c的复位分布1000次周期后烘烤时间的箱型图。
图8绘示电阻分布对比以140℃用于使用此处所述材料c的复位分布10,000次周期后烘烤时间的箱型图。
图9绘示对使用此处所述材料c进行数据保持性寿命时间的计算。
图10绘示电阻的复位分布对比材料e于125℃烘烤时间的箱型图。
图11绘示电阻之复位分布对比材料e于140℃烘烤时间的箱型图。
图12绘示电阻的复位分布对比材料e于150℃烘烤时间的箱型图。
图13绘示电阻的复位分布对比材料c于125℃烘烤时间的箱型图。
图14绘示电阻的复位分布对比材料c于140℃烘烤时间的箱型图。
图15绘示电阻的复位分布对比材料c于150℃烘烤时间的箱型图。
图16绘示适于此处所述存储材料的第一存储单元结构示意图。
图17绘示适于此处所述存储材料的第二存储单元结构示意图。
图18绘示适于此处所述存储材料的第三存储单元结构示意图。
图19绘示可用于制造此处所述材料的溅射反应室的简易示意图。
图20实现从介电掺杂且富sb的gst-225家族材料制成的存储单元阵列的集成电路的简易方块图。
【附图标记说明】
a、b、c、d、e：材料
10：区域
11：连接线
20：第一线段
21：第二线段
22：第三线段
23：第四线段
300、370、400：存储单元
302、372、402：存储元件
304、382、414：有源区
306、374、404：第一电极
308：介电层
310、376、406：第二电极
312、384：宽度
378、408：顶表面
380、410：底表面
412：可变宽度
320：反应室
322、324：溅射靶材
326：基板
328：电源供应及控制器
330：真空泵
332：气体来源
500：集成电路
502：存储阵列
504：字线译码器及驱动器
506：字线
508：位线译码器
510：位线
512：总线
514：方块
516：数据总线
518：数据输入线
520：其他电路
522：数据输出线
524：控制器
526：偏压电路电压及电流源
具体实施方式
本发明将参照图1-20提供详细实施例说明。
图1绘示gexsbytez(锗(germanium)-ge、锑(antimony)-sb、碲(tellurium)-te)的三元图，显示gete-sb2te3连接线(tieline)11上方的gst-225材料家族于区域10之中。在减去介电掺杂数量后，这些浓度经过正规化以使总量为100％。
家族材料此处命名为“介电掺杂、富含锑gst-225家族”的材料，分布在富含锑线11的右侧。此家族包含此组gexsbytez，ge原子浓度x为13％至18％，sb原子浓度x为18％至32％，te原子浓度z为34％至50％。硅或氧化硅的介电添加物具有的原子浓度在10％至30％的范围内。在测试实施例中，介电添加物的si原子浓度在7％至17％的范围内，介电添加物的o原子浓度在0％至23％的范围内。
在三元图中，材料gst-225显示在连接线11上。晶型转变温度tx约为150℃。
在三元图中，来自介电掺杂、富含锑的gst-225家族的五个范例材料被显示，包含材料a-e。各材料a-e的组成及晶型转变温度tx提供在下表1中。在此表中，这些元件的各行中的数字为原子百分比。在材料d及e，在这些测量中没有侦测到氧(“x”)。在最后一行中，以℃提供所测量的晶型转变温度。
表1
可看到的是，在所有此五个范例材料中，多种元件具有的原子百分比在总量上足以建立大于160℃的晶型转变温度，以展示出这些或在介电掺杂、富含锑的gst-225家族中的其他材料(具有相似有效的元件浓度)可具有大于160℃的晶型转变温度。再者，在材料b、c、及d中，多种元件具有浓度在总量上足以建立大于170℃的晶型转变温度，以展示出这些或在介电掺杂、富含锑的gst-225家族中的其他材料(具有相似有效的元件浓度)可具有大于170℃的晶型转变温度。在材料c中，多种元件具有浓度在总量上足以建立大于190℃的晶型转变温度，以展示出材料c或在介电掺杂、富含锑的gst-225家族中的其他材料(具有相似有效的元件浓度)可具有大于190℃的晶型转变温度。
图2绘示电阻对比以测量晶型转变温度的此方法所导致的温度的示意图。此处所用的晶型转变温度tx使用初镀态(as-deposited)沉积薄膜所测量的晶型转变温度，而非测量存储装置的原有(insitu)材料。在初镀态(as-deposited)沉积薄膜的晶型转变温度的测量中，薄膜可为50至100nm厚的等级，对于初镀态(as-deposited)沉积薄膜厚度的不同，电阻率测量方法是相同的。
此附图包含用于gst-225所产生的第一线段20，用于材料e所产生的第二线段21、用于材料b所产生的第三线段22、及用于材料c所产生的第四线段23。相较于gst-225，材料b、c、及e显示较高的相化转换温度及较高的晶化相电阻率。如此，基于这些材料存储单元可使用较低的复位电流而被操作。材料a及d也可被预期具有这些特性。
此五个范例材料均表现出高于gst-225的晶型转变温度tx，表示这些材料会有较佳的数据保持能力。
发展新的相变材料的一个重要因素在于这些相变材料的电阻率(resistivity)，以及使用这些材料的存储单元的电阻。晶化相中单元的电阻特别重要，因为这是装置所需复位电流大小的决定性因素。对于gst-225，晶化相的电阻率非常低，因此使用此材料的存储单元需要非常高的复位电流。
相较于gst-225，具有效元件浓度的介电掺杂、富含锑的gst-225家族的成员可具有较高的晶型转变温度tx，及在融点上有较高的动态电阻，共同导致较低的复位电流、较佳的耐受度并同时维持足够快的速度。
因此，已发现通过以额外介电掺杂(特别是二氧化硅掺杂)而增加锑sb的含量，转换温度tx，及晶化相的电阻率可有效地增加。晶化相的较高电阻率表示使用此材料的存储单元需要较低的复位电流，从而允许较低耗能操作。
初镀态(as-deposited)沉积的薄膜晶型转变温度tx可高于存储单元原本转换温度50至100℃，其中初镀态(as-deposited)沉积薄膜及实际应用在元件中所表现出的结晶温度是不同的、在使用相同材料但不同存储单元配置中是不同的、以及在其他因素中是不同的。因此，为了达到将给定的操作规格施加至原本的存储元件，这些所用的晶型转变温度tx必须还高于此规格。
具有如底下图16所示的结构的存储单元已使用在介电掺杂、富含锑的gst-225家族中的材料a、b、c、d、与e以及使用gt-225而被制成并测试，测试的结果于此说明。
材料c特别适合储存级操作。图3及图4绘示材料c的周期耐受特性。图3及图4表示材料的周期耐受特性。图3的附图包含显示设置状态的电阻分布(较低分布)及复位状态的电阻分布(较高分布)对比材料c的设定/复位周期次数的箱型图。箱型图绘示分布数据的最小值、第一四分位数、中位数、第三四分位数、及最大值。如所绘示，约1m欧姆至约200k欧姆的范例的读取边界维持107周期。
图4绘示单元电阻对比周期次数的示意图显示读取边界约在107周期时丢失。
图5显示具有约200μa的复位电流的材料c效能。此附图绘制起始于在初始电阻状态单元，并通过具有递增复位电压的设定及复位脉冲而循环。可看到的是，由于读取边界在2v等级的复位电压、约200μa或更小的复位电流，而被稳固建立。
图6绘示使用材料c的存储单元的set(设定)电阻分布对于水平轴的时间长度箱型图，此存储单元已被暴露在1000次设定/复位周期并维持在140℃。因此，材料c的设定状态的保持性非常良好。
图7绘示使用材料c的存储单元的reset(复位)电阻分布对于水平轴时间长度的箱型图，此存储单元已被暴露在1000次设定/复位周期并维持在140℃。因此，材料c的复位状态的保持性非常良好。
图8绘示使用材料c的存储单元的电阻分布对于水平轴时间长度的箱型图，此存储单元已被暴露在10,000次设定/复位周期并维持在140℃。这表示在140℃下随着增多的周期此材料的数据保持特性仅劣化一小部分。
图9绘示基于数据保持时间(失败的时间)，材料c在85℃下使用一年保持性的计算。垂直轴为以秒计算时间的自然对数ln(t)。水平轴为具125℃、140℃、及150℃标绘点(plotpoint)的参数1/kbt，其中kb为波兹曼常数，t为开尔文度(°kelvin)。这表示材料c的存储单元的阵列，或介电掺杂、富含锑的gst-225家族中具有相似有效的元件浓度的其他材料的阵列，在85℃操作温度下可维持可用数据至少一年。
图10、11、12绘示电阻分布对比保持时间的箱型图，这些图分别表示具125℃、140℃、及150℃标绘点的材料e的复位状态保持特性。相反地，图13、14、15绘示电阻分布对比保持时间的箱型图，这些图表示材料c的复位状态保持特性。可看到的是，相较于材料c，材料e在升高温度下的保持特性相对较差的。材料e在85℃下的估算保持性在一天的等级，相比之下，如前所述的材料c在此温度下的保持性在一年的等级。
使用材料b、c及e所形成的受测装置，在复位电流、设定电阻、速度、耐受度(周期)、及数据保持性(使用寿命)的效能显示在以下表2之中。
如上所示，此处所述的介电掺杂、富含锑的gst-225家族可为相变装置提供高速、良好数据保持性、及良好的耐受度。此家族中的材料可用来实现储存级存储装置以用于长时间的数据储存。
图16绘示存储单元300的剖面图，存储单元300由介电掺杂、富含锑的gst-225家族材料所制成。存储单元300包含存储元件302，存储元件302由存储材料的基底所组成。存储单元300包含有源区304。存储单元300包含第一电极306，第一电极306经过介电层308延伸至接触存储元件302的底表面。第二电极310形成在存储元件302上，以产生介于第一电极306及第二电极310之间的电流而经过存储元件302。第一电极306及第二电极310可包含例如tin或tan。替代性地，第一电极306及第二电极310可各为w、wn、tialn、或taaln，或进一步包含例如一个或多个由以下所组成的组群：掺杂si、si、c、ge、cr、ti、w、mo、al、ta、cu、pt、ir、la、ni、n、o、ru及其等的组合。介电层308可包含氮化硅、氮氧化硅、氧化硅、及其他适合的介电材料。
所述存储单元具有相对窄的宽度312(在一些实施例中为直径)的第一电极306。第一电极306的窄宽度312导致第一电极306及存储元件302之间的接点(contact)面积小于存储元件302与第二电极310之间的接点面积。因此，电流集在存储元件302接近第一电极306的部分，导致有源区304接触或靠近第一电极306，如所示。存储元件302也包含有源区304外的无源区，无源区的非主动表示在操作期间并未经历相转换。
图17绘示替代存储单元370的剖面图设计。存储单元370包含存储元件372，存储元件372由介电掺杂、富含锑的gst-225家族材料中的相变材料的基底所组成，此基底在流经存储元件372的极间(inter-electrode)电流路径之中。存储元件372为柱(pillar)状并分别于顶表面378及底表面380接触第一电极374及第二电极376。存储元件372具有宽度384实质上等于第一电极374及第二电极376的宽度，以定义由介电质(未绘示)围绕的多层柱。如此处所用，用语“实质上”意旨包含制造误差。在操作上，由于电流通过第一电极374及第二电极376之间且流经存储元件372，有源区382比在存储元件之内的其它区域更快速地加热。这使得在装置操作期间大部分的相转换发生在有源区之内。
图18绘示替代性存储单元400的剖面图设计。存储单元400包含存储元件402，存储元件402由介电掺杂、富含锑的gst-225家族材料中的相变材料的基底所组成，此基底在流经存储元件402的极间(inter-electrode)电流路径之中。存储元件402由介电质(未绘示)所围绕，介电质分别于顶表面408及底表面410接触第一电极404及第二电极406。存储元件402具有总是小于第一及第二电极的宽度的可变宽度412。在操作上，由于电流通过第一电极404及第二电极406之间且经过存储元件402，有源区414比在存储元件的其余部位更快速地加热。因此，在装置操作期间在有源区之内的存储元件402的容积是主要的相转换发生的地方。
可被了解的是，来自如此处所述的介电掺杂、富含锑的gst-225家族的存储材料可被使用于多种存储单元结构之中，且不限于此处所述的存储单元结构。
图19绘示溅射(sputtering)系统的简易示意图，溅射系统可用于生成介电、富含锑的gst-225家族装置。溅射系统包含反应室320，在反应室320中，一组溅射靶材(包含此示例中的溅射靶材322及溅射靶材324)及基板326被设置并暴露至共溅射(co-sputtering)程序，此程序使用具有特定ge、sb、及te浓度与sio2靶材的gexsb-tex靶材。替代性地，包含(gexsbytez+si)单靶材可被用于氧气反应溅射。其他替代例也可被使用。在一些实施例中，此组溅射靶材可包含多于两个元件。此组溅射靶材可包含例如用于ge、sb、te、及si的靶材。此组靶材及基板326耦接至电源供应及控制器328，电源供应及控制器328用于在溅射程序期间施加偏压电压。所施加的偏压电压可为dc、脉冲dc、射频、及其组合物，并由控制器开启及关闭与调变，以符合特定的溅射程序。溅射反应室320配备有真空泵330或其他手段以用于将反应室320抽空及移除排放气体。并且，反应室设置气体来源332。在本发明的一实施例中，气体来源332为隋性气体的来源，例如氩(argon)。再者，一些实施例可包含反应气体的气体来源332，例如在一些例子中为氧或氮，以用于其他组件的加入。此系统具有动态控制来源332的气体流动的能力，以对形成在溅射程序中所形成层的组合物具有作用效果。电源供应及控制器328所施加至溅射靶材的电源可被用于控制初镀态(as-deposited)沉积层组合物，使其归属于(fallin)介电掺杂、富含锑的gst-225家族材料。
准直器(collimator)(未绘示)可被用于在溅射包含高尺寸比特征的基板或其他原因时，以改进在高尺寸比特征的涵盖均匀性。若有需要，一些溅射系统具有移动准直器进入或离开溅射反应室的能力。
请了解此为简易附图以求足以表达此处说明的启发目的。溅射反应室为半导体制造厂的标准配备，并可从多种商业来源获得。
形成介电掺杂、富含锑的gst-225家族相变材料层的程序流程可使用例如上述的溅射系统而被执行。此程序包含首先固定一晶圆片在溅射反应室之中，溅射反应室具有用于待被形成的组合物的被选材料靶材。接着，反应室被抽空以允许来自一个或多个靶材来源的离子流动的产生。伴随反应性的氧气以用于形成介电掺杂于此材料中，隋性气体例如氩流入反应室，以建立适于溅射的气压。适合的偏压电压全面(across)施加至基板及靶材，例如dc偏压，以在溅射反应室内建立需用于诱发溅射程序的电场。选择性地，预溅射间隔可被执行，以在将晶圆片暴露至溅射气压之前准备靶材。溅射的状况被维持且晶圆片被暴露一段时间，以求足以在基板上取得所期望的存储材料的厚度。偏压被关闭，反应室被冲洗(flush)。最后，具有存储材料的沉积层的晶圆片或基板被移出。
存储单元包含具有图16的存储单元结构的存储元件，其制造程序流程包含形成具有宽度312(或直径)的第一电极306并延伸经过介电层308。第一电极306包含tin且介电层308包含sin。替代性地，第一电极306可具有子光刻(sub-lithographic)宽度312(或直径)。
第一电极306连接至连接器，连接器延伸经过介电层308至底层的存取电路(未绘示)。底层的存取电路可通过本领域所熟知的标准程序而被形成，而存取电路的元件架构仰赖所处所述存储单元被实现的阵列架构。一般而言，存取电路可包含存取装置例如晶体管及二极管、字线及源极线、导体塞、及半导体基板内的掺杂区域。
第一电极306及介电层308的形成，例如使用2007年6月18申请的美国专利申请案11/764,678，名称为“methodformanufacturingaphasechangememorydevicewithpillarbottomelectrode”(现为美国项目第8,138,028号)所揭露的方法、材料、及程序，其内容引用作为本说明书的揭示内容。举例来说，一层的电极材料可形成在存取电路(未绘示)顶表面，接着使用标准光光刻技艺将一层光阻图案化于电极层上，从而形成光掩模重叠在第一电极306的位置。接着，此光掩模被修饰，例如使用氧等离子体，以形成具有子光刻尺寸的罩结构重叠第一电极306的位置。然后，此层电极材料使用修饰过的光掩模而被蚀刻，从而形成具有子光刻宽度312的第一电极306。接着，介电材料被形成并被平坦化，以形成介电层308。
相变元件被形成具有来自介电掺杂、富含锑的gst-225家族材料，例如材料c。
接着，第二电极310被形成，且后段(back-end-of-line，beol)程序被执行以完成芯片的半导体程序步骤，导致图16所示结构。beol程序可为本领域所熟知的标准程序，且程序可仰赖实现存储单元的芯片架构而被执行。一般而言，beol程序所形成的结构可包含接点、层间介电质、及多种金属层以用于包含电路芯片的连接，以耦接存储单元至周边电路。这些beol程序可包含在升高温度下介电材料的沉积，例如在400℃下沉积sin，或在500℃或更高温度下高密度等离子体hdp氧化物沉积。这些程序结构，图14所示的控制电路及偏压电路形成在装置上。
图20绘示为集成电路500的简易方块图，集成电路500包含存储阵列502，存储阵列502具有存储单元，存储单元包含有介电掺杂、富含锑的gst-225家族中的材料(例如材料c)的存储元件，具有适于储存级应用的速度、耐受性、及保持规格。字线译码器504具有读取、设定、及复位模式，且耦接至并电性通讯至多条字线506，字线506在存储阵列502中排列为数列。位线(行)译码器508电性通讯至多条位线510以用于阵列502的读取、设定、及复位相变存储单元(未绘示)，位线510在阵列502中的排列为数行。地址提供于总线512上并送至字线译码器及驱动器504与位线译码器508。方块514中的感测电路(感测放大器)及数据输入结构(包含用于读取、设定、及复位模式的电压及/或电流源)经由数据总线516耦接至位线译码器508。数据经由数据输入线518从集成电路500的输入/输出端口而被提供至方块514中的数据输入结构，或从集成电路500内部或外部的其他数据源而被提供至方块514中的数据输入结构。其他电路520可被包含在集成电路500，例如一般用途处理器或特殊用途应用电路，或提供阵列502所支持的单芯片功能模块的组合。数据经由数据输出线522从方块514中的感测放大器被提供至集成电路500的输入/输出端口，或提供至集成电路500内部或外部的其他数据目的地。
在此范例使用偏压配置状态机所实现的控制器524，此控制器524控制偏压电路电压及电流源526的应用，以用于包含读取、编程、擦除、擦除验证及编程验证电压及/或电流的偏压配置的应用从而用于字线及位线。再者，用于融化/冷却周期的偏压配置可被实现。控制器524可使用本领域所熟知的特殊用途逻辑电路而被实现。在替代实施例中，控制器524包含一般用途处理器，控制器524可实现在相同的集成电路上以执行计算机程序而控制装置的操作。在其他实施例中，特殊用途逻辑电路与一般用途处理器的组合可被用于实现控制器524。控制器524设置在此处所述实施例中以执行设定操作于阵列中的存储单元，其中设定操作包含500ns或更快的设定速度，其中设定速度可决定为设定脉冲宽度：快速的上升边缘的起始至斜线或慢速的下降边缘的终点之间。控制器524设置在此处所述实施例中以执行复位操作于阵列中的存储单元，其中复位电流为200毫安或更小。
基于介电掺杂、富含锑的gst-225家族材料的新的相变材料可提供快速切换速度，以及优良的数据保持性。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。