本揭露是关于半导体封装。
背景技术：
半导体产业透过使最小特征尺寸缩减以持续提升各种电子元件(例如晶体管、二极体、电阻及电容等)的集成密度，以在有限面积上结合更多元件。这些更小的电子元件亦需要比先前封装使用较少面积的更小的封装，用于半导体封装的较小尺寸的类型包含四方封装(quadflatpack；qfp)、插针网格阵列(pingridarray，pga)、球栅阵列封装(ballgridarray；bga)、覆晶(flipchips；fc)、三维集成电路(threedimensionalintegratedcircuits；3dics)、晶圆级晶片尺寸封装(waferlevelpackages；wlps)、接合导线bond-on-trace；bot)封装及封装层叠(packageonpackage；pop)结构。
技术实现要素：
根据本揭露的部分实施方式，一种封装结构包含一半导体元件、一第一重分布线、一介电层、一第一导电凸块与一第一密封结构。此介电层是位于此第一重分布线上方且具有一第一开口于其中。此第一导电凸块是部分地嵌入此第一开口且电性连接此第一重分布线。此第一密封结构环绕此第一导电凸块的一底部。此第一密封结构具有一曲面，此曲面从此第一导电凸块的此底部的一外表面延伸至此介电层的一顶面。
附图说明
阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。
图1至图19绘示根据本揭露的部分实施方式来制造一封装结构的方法。
具体实施方式
以下将以附图及详细说明清楚说明本揭露的精神，任何所属技术领域中具有通常知识者在了解本揭露的实施例后，当可由本揭露所教示的技术，加以改变及修饰，其并不脱离本揭露的精神与范围。举例而言，叙述“第一特征形成于第二特征上方或上”，于实施例中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本揭露在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施例以和/或所讨论的配置之间的关系。
此外，方位相对词汇，如“在…之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述绘示于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。
其他特征及制程亦可被包含。举例而言，测试结构可被包含以有助于三维封装或三维集成电路元件的验证测试。举例而言，测试结构可包含形成于重分布层中或于基材上的测试垫，以测试三维封装或三维集成电路；探针及/或探针卡的使用；以及类似物。验证测试不仅可执行于中间阶段的结构，亦可执行于最终结构。此外，此处所揭露的结构及方法可与包含良率晶粒的中间验证的测试方法一同使用，以提升产率及降低成本。
图1至图19为根据本揭露的部分实施方式绘示制造封装结构的方法。参照图1，粘着层a是形成于载体c上。载体c可为玻璃载体、陶瓷载体或类似物。粘着层a可由粘着剂所形成，例如紫外光胶、光热转换(light-to-heatconversion；lthc)胶或类似物，其他种类的粘着剂亦可做为使用。于部分实施方式中，粘着层a可由聚合物所形成，例如聚合树脂。
参照图2，缓冲层110是形成于粘着层a上方。缓冲层110是介电层且可为聚合物层，举例而言，聚合物层可包含聚酰亚胺(polyimide)、聚苯并[口咢]唑(polybenzoxazole；pbo)、苯并环丁烯(benzocyclobutene；bcb)、abf(ajinomotobuildupfilm)、阻焊(solderresist；sr)膜或类似物。缓冲层110实质上为平面层且具有实质上均等的厚度，缓冲层110的厚度为大于约2微米且可介于约2微米至约40微米。于部分实施方式中，缓冲层110的顶面与底面亦实质上是平面的。
晶种层123是形成于缓冲层110上，举例而言，晶种层123可透过物理气相沉积(physicalvapordeposition；pvd)或金属箔叠层(metalfoillaminating)而形成。晶种层123可包含铜、铜合金、铝、钛、钛合金、或以上的组合。于部分实施方式中，晶种层123包含钛层与铜层，铜层是形成于钛层上方。于其他实施方式中，晶种层123是铜层。于部分实施方式中，当无缓冲层110时，晶种层123是直接形成于粘着层a上。
参照图3，光阻p是施加于晶种层123上方并接着被图案化。因此，开口o1是形成于光阻p中，晶种层123的一些部分是透过开口o1露出。
如图4所示，导电特征125是透过电镀或无电电镀而形成于光阻p的开口o1中，导电特征125是镀覆于晶种层123的露出部分上。导电特征125可包含铜、铝、钨、镍、锡或以上的合金。导电特征125的俯视形状可为长方形、正方形、圆形或类似物。在导电特征125的高度是高于第一半导体元件130的厚度的本揭露的部分实施方式中，导电特征125的高度是取决于接着镀覆的第一半导体元件130(图7)的厚度。将导电特征125镀覆后，将光阻p移除，得到的结构如图5所示。将光阻p移除后，晶种层123的一些部分是露出。
参照图6，蚀刻步骤是执行以移除晶种层123的露出部分，其中蚀刻步骤可包含非等向性蚀刻。换句话说，被导电特征125覆盖的晶种层123的一些部分保持不被蚀刻。于本揭露中，导电特征125与剩余的晶种层123的下方部分的组合可称为贯穿集成扇出(integratedfan-out；info)通孔(via)(tivs)120，亦称为通孔(through-via)。尽管晶种层123是显示为与导电特征125分隔的一层，当晶种层123由与所对应的下方的导电特征125相似或实质上相同的材料所形成时，晶种层123可与导电特征125合并，且两者之间无可分辨的界面。于其他实施方式中，可分辨的界面是存在于晶种层123与下方的导电特征125之间。
图7绘示将第一半导体元件130设置于缓冲层110上方。第一半导体元件130可透过粘着层131粘着于缓冲层110。于部分实施方式中，第一半导体元件130是未封装的半导体元件，例如元件晶粒。举例而言，第一半导体元件130可为包含逻辑晶体管的逻辑元件晶粒。于部分实施方式中，第一半导体元件130可被设计为用于移动式应用且可为中央处理器(centralcomputingunit；cpu)晶粒、电源管理集成电路(powermanagementic；pmic)晶粒、收发器(transceiver；trx)晶粒或类似物。各个第一半导体元件130包含接触粘着层131的半导体基材132(例如硅基材)，其中半导体基材132的背面是接触粘着层131。
于部分实施方式中，导电柱136(例如铜立柱)是形成为第一半导体元件130的顶部并与第一半导体元件130中的元件(例如晶体管)(未显示)电性耦合。于部分实施方式中，介电层134是形成于所对应的第一半导体元件130的顶面上，导电柱136在介电层134中具有至少较低的部分。于部分实施方式中，导电柱136的顶面可与介电层134的顶面实质上齐平。或是，当介电层未形成，导电柱136从所对应的第一半导体元件130的顶介电层(未显示)突出。
参照图8，成型材料135是成型于第一半导体元件130与贯穿集成通孔120上。成型材料135填充第一半导体元件130与贯穿集成通孔120之间的间隙且可直接接触缓冲层110。此外，当导电柱136为突出的金属柱(未显示)，成型材料135是填充于多个导电柱136之间的间隙中。成型材料135的顶面是高于导电柱136与贯穿集成通孔120的顶端。
于部分实施方式中，成型材料135包含以聚合物为基础的材料。用语“聚合物”可表示热固化聚合物、热塑化聚合物或任何以上的混合物。举例而言，以聚合物为基础的材料可包含塑胶材料、环氧树脂(epoxyresin)、聚酰亚胺、聚对苯二甲酸乙二酯(polyethyleneterephthalate；pet)、聚氯乙烯(polyvinylchloride；pvc)、聚甲基丙烯酸甲酯(polymethylmethacrylate；pmma)、掺有包含纤维、粘土、陶瓷、无机粒子的填充物的聚合物成份或任何以上的组合。
接着，磨削步骤是执行以薄化成型材料135，直到导电柱136与贯穿集成通孔120是露出。得到的结构是显示于图9，在图9中，成型材料135是接触第一半导体元件130与贯穿集成通孔120的侧壁。贯穿集成通孔120的顶端因磨削而实质上齐平(共平面)于导电柱136的顶端且实质上齐平(共平面)于成型材料135的顶面。由于磨削，导电残留物(例如金属粒子)可被产生并留在图9中的结构的顶面上。因此，在磨削后，清洗步骤可被执行(例如可透过湿式蚀刻)，以将导电残余物移除。
接着，参照图10，重分布线150是形成于成型材料135上方，以连接导电柱136与贯穿集成通孔120，重分布线150亦内连接导电柱136与贯穿集成通孔120。根据部分实施方式，介电层142及144是形成于第一半导体元件130、成型材料135与贯穿集成通孔120上方且具有重分布线150形成于其中。于部分实施方式中，重分布线150的一层的形成包含形成毯覆式晶种层(例如铜、钛或以上的组合)；形成并图案化遮罩层于毯覆式晶种层上方；执行镀覆以形成重分布线150；移除遮罩层；以及执行毛边蚀刻，以移除未被重分布线150覆盖的毯覆式晶种层的多个部分。于部分实施方式中，在形成底介电层142与重分布线150后，顶介电层144是形成于重分布线150与底介电层142上方。顶介电层144可由任何适合的方法所形成，像是旋转涂布或层叠以及固化步骤。顶介电层144是图案化以形成多个开口op，以露出重分布线150的多个部分。开口op是排列为多行与多列组成的阵列图案，相当于接着形成的球栅阵列封装。顶介电层144的图案化可包含光微影技术。
于部分实施方式中，重分布线150可为金属或包含铝、铜、钨及/或以上金属的合金。于本揭露中，包含缓冲层110、第一半导体元件130、贯穿集成通孔120、成型材料135、重分布线150与介电层142及144的合并结构是称为贯穿集成通孔封装100，贯穿集成通孔封装100可为复合物晶圆。
图10绘示两层重分布线150，取决于所对应的封装的布线设计，重分布线150亦可为一层或多于两层。于这些实施方式中，介电层142及144可包含聚合物，例如聚酰亚胺、苯并环丁烯、聚苯并[口咢]唑或类似物。此外，介电层142及144可包含非有机介电材料、例如氧化硅、氮化硅、碳化硅、氮氧化硅或类似物。
接着，参照图11，多个导电凸块160是透过顶介电层144中的多个开口op设置于多个重分布线150上。换句话说，多个导电凸块160是分别接触多个重分布线150，因此，导电凸块160可电性连接重分布线150。进一步地，多个导电凸块160是分别部分地嵌入顶介电层144的多个开口op。导电凸块160可为包含共晶材料的球栅阵列封装，例如焊锡，但本揭露不以此为限。于导电凸块160是焊锡球的部分实施方式中，导电凸块160可由落球法所形成，例如直接落球制程。此外，焊锡球可由起初透过适合的方法(例如蒸镀、电镀、列印、焊锡转移)形成一锡层，接着执行回流，以将材料塑形成想要的凸块形状。一旦将导电凸块160形成，可执行测试以确保结构是适合进一步的制程。
在部分实施方式中，导电凸块160是接触顶介电层144与重分布线150。换句话说，凸块下金属(underbumpmetallization；ubm)结构是不存在于导电凸块160之下，因此，形成凸块下金属结构的成本可被省去。因此，不具有凸块下金属结构有助于降低封装结构的制造成本。然而，若导电凸块160与顶介电层144之间不存在凸块下金属结构，则导电凸块160的凸块强度弱；重分布线150由于应力缓冲能力弱而趋向裂开；以及顶介电层144从顶介电层144与重分布线150之间的界面脱层。此外，顶介电层144的脱层导致导电凸块160与顶介电层144之间或顶介电层144与重分布线150之间产生间隙或空孔，使湿气透过这些导电凸块160与顶介电层144之间的间隙或空孔渗透，湿气亦可透过这些顶介电层144与重分布线150之间的间隙或空孔渗透。因此，本揭露的部分实施方式使用密封结构，以避免剥离(或脱层)与湿气的渗透，亦阻挡应力传递至下方的重分布线与介电质，如下所述。
图12绘示将密封结构170形成于顶介电层144上，图13是密封结构170的放大示意图。如第12及13图所示，密封结构170是形成于顶介电层144上，以密封导电凸块160与顶介电层144之间的间隙，像是图13中的间隙g。举例而言，密封结构170的一部分填充导电凸块160与顶介电层144之间的间隙g。换句话说，密封结构170的一部分是位于导电凸块160与顶介电层144之间。于部分实施方式中，密封结构170可由点胶工具t来点胶，例如喷印工具。点胶工具t可点胶或喷射多个密封材料液滴d于各个导电凸块160周围，如图14所示。点胶工具t是定向的，以使密封材料液滴d直接朝向顶介电层144的顶面。密封材料液滴d可沿着导电凸块160的边缘与顶介电层144的顶面点胶。由于毛细管作用，导电凸块160周围的密封材料液滴d流入导电凸块160与顶介电层144之间的间隙(例如图13所示的间隙g)，使导电凸块160与顶介电层144之间的这些间隙可被密封材料液滴d密封。换句话说，导电凸块160与顶介电层144之间的间隙可由毛细管作用而被密封材料液滴d填充，如图13所示。于部分实施方式中，密封材料液滴d可流入顶介电层114与重分布线150之间的间隙。在密封材料液滴d是点胶后，固化制程是执行以硬化密封材料液滴d，以形成密封结构170，密封结构170延伸入导电凸块160与顶介电层144之间的间隙g。
如图13所绘示，密封材料液滴d由于毛细管作用而爬到导电凸块160的底部160b，因此，密封结构170是分别由环绕导电凸块160的底部160b的固化的液滴d所形成。密封材料液滴d不爬上导电凸块160的顶部160t上，因此，顶部160t不被密封结构170环绕。举例而言，导电凸块160的顶部t1是位于高于密封结构170的顶部t2的位置。于部分实施方式中，密封结构170包含外表面172，外表面172从导电凸块160的侧壁160s(或称外表面)延伸至顶介电层144的顶面。进一步而言，密封结构170的外表面172从导电凸块160的侧壁160s延伸至和导电凸块160分隔的位置s，其中位置s是位于顶介电层144的顶面。换句话说，外表面172是接触顶介电层144的顶面。此外，外表面172亦接触导电凸块160的侧壁160s。于部分实施方式中，从密封结构170的顶端至重分布线150的垂直距离是大于从顶介电层144的顶面至重分布线150的垂直距离。于部分实施方式中，密封结构170的厚度tk介于约2微米至约80微米。
于部分实施方式中，由于毛细管作用，密封结构170的外表面172是弯曲的。换句话说，外表面172的斜率是高度的函数。于部分实施方式中，外表面172的弯曲从导电凸块160的底部160b的侧壁160s开始至位于顶介电层144的顶面的位置s。举例而言，如图13所示，外表面172是凹面。换句话说，外表面172的斜率随着密封结构170的厚度增加而增加。于部分实施方式中，外表面172的凹面曲率从导电凸块160开始至顶介电层144。
于部分实施方式中，如图13所示，外表面172的曲率是不同于导电凸块160的侧壁160s的曲率。密封结构170与导电凸块160的侧壁160s形成界面174，因此，密封结构170与导电凸块160的界面174是共形于导电凸块160的侧壁160s。因为密封结构170与导电凸块160的界面174是共形于导电凸块160的侧壁160s，界面174的曲率实质上相等于侧壁160s的曲率。因此，外表面172与界面174具有不同的曲率。于部分实施方式中，外表面172与界面174共有一相同边界。进一步而言，外表面172与界面174接合于导电凸块160的侧壁160s。
图13绘示两相邻导电凸块160(例如一凸块160在另一凸块160旁边)。密封结构170被安排于两相邻导电凸块160之间。于部分实施方式中，密封材料液滴d是间隔地点胶，以使多个密封结构170彼此分隔。换句话说，位于多个相邻导电凸块160之间的多个密封结构170是彼此分隔。于部分实施方式中，因多个相邻导电凸块160之间的多个密封结构170是在相同点胶制程中点胶，密封结构170可具有相同材料，像是聚合物。举例而言，聚合物可包含聚酰亚胺、聚苯并[口咢]唑、阻焊膜、铸造成份、树脂或其他适合的密封材料。于部分实施方式中，位于多个相邻导电凸块160之间的密封结构170不彼此分隔。
于部分实施方式中，如图14所绘示，一密封材料液滴d是点胶于另一密封材料液滴d上。换句话说，多个相邻密封材料液滴d是部分地重叠于顶介电层144上方，因此，导电凸块160周围的密封材料液滴d是连接成围绕导电凸块160的环或环状结构。这样的设计有助于提升导电凸块160与顶介电层144之间的间隙(例如图13所示的间隙g)的密封。换句话说，导电凸块160周围的多个密封结构170是彼此合并成为围绕导电凸块160的环或环状结构，使导电凸块160与顶介电层144之间的间隙的密封可被提升。多个密封结构170的合并可透过控制一或多个点胶密封材料液滴d的参数来达成，例如多个密封材料液滴d的间距或类似物。
接着，贯穿集成穿孔封装100是从载体c分离。贯穿集成穿孔封装100中的粘着层a亦被清洗。由于粘着层a的移除，缓冲层110是露出，得到的结构是显示于图15，参照图15，具有导电凸块160的贯穿集成穿孔封装100是进一步地粘着于切割胶带dt(dicingtape)，其中导电凸块160可接触切割胶带dt。于部分实施方式中，叠层膜(未显示)是设置于露出的缓冲层110上方，其中叠层膜可包含阻焊膜、abf、背侧涂布胶带或类似物。于其他实施方式中，无叠层膜是设置于缓冲层110上方。
图16绘示缓冲层110的图案化，以形成开口112并露出贯穿集成通孔120。于部分实施方式中，缓冲层110可由像是激光钻孔(laserdrilling)法而被图案化。于部分实施方式中，保护层(例如光热转换层)或水溶性保护膜(hogomax)层(未显示)是先沉积于缓冲层110上方，一旦受到保护，激光是指向想要移除的缓冲层110的这些部分，以露出底下的贯穿集成穿孔120。在激光钻孔后，后钻孔清理制程是执行，以在激光钻孔期间移除残余物。于部分实施方式中，激光钻孔制程可创造锯齿状轮廓或粗糙轮廓，例如于开口112的侧壁。换句话说，激光钻孔制程可使开口112的侧壁露出，这些侧壁的粗糙度大于未经激光钻孔制程的缓冲层110的顶面的粗糙度。
于其他部分实施方式中，缓冲层110是由先施加光阻于缓冲层110再将光阻曝光于图案化能源(例如图案化的光源)而被图案化，以引起化学反应，因而引起被图案化光源曝光的光阻的这些部分中的物理变化。取决于想要的图案，显影剂接着被施加于被曝光的光阻，利用物理变化而选择性移除任一光阻被曝光的部分或光阻未被曝光的部分，接着下方的缓冲层110的露出部分是由干式蚀刻制程而被移除，但本揭露不以此为限。然而，任何其他适合的方法亦可用于图案化缓冲层110。
图17绘示将背侧球垫180设置于开口112中，以保护露出的贯穿集成通孔120。于部分实施方式中，背侧球垫180可包含导电材料，例如锡膏(solderonpaste；sop)或氧焊锡保护物(oxygensolderprotection；osp)，但本揭露不以此为限。于部分实施方式中，背侧球垫180可使用模板来施加，但本揭露不以此为限，接着背侧球垫180被回流，以形成凸块形状。
图18绘示将第二半导体元件190接合于背侧球垫180。尽管在此实施方式中背侧球垫180是焊锡球，但本揭露不以此为限。举例而言，背侧球垫180可为铜柱、铜栓、控制塌陷高度晶片连接(controlledcollapsechipconnectors；c4)或其他适合连接组件至下方的封装或元件的连接器。进一步而言，在此描述中的用语“焊锡”不限于任何特定的种类与可包含或不包含铅的焊锡。由铅锡(铅/锡)或铅与额外的材料所形成的焊锡球亦可做为使用。此外，举例而言，不含铅的成份包含锡、银铜(silverandcoopper；sac)可做为使用。背侧球垫180可由共晶成份所形成。背侧球垫180的形状不限于“球”形，圆柱状、柱状、卵形、塔形、正方形、长方形及其他形状亦可做为使用。
于部分实施方式中，第二半导体元件190可为封装的半导体元件，举例而言，第二半导体元件190可包含基材191、接触垫192、半导体晶粒194b及194t及封装胶195。于部分实施方式中，举例而言，基材191可为包含内部内连接器(例如贯穿基材通孔193)的封装基材，以将半导体晶粒194b及194t连接至背侧球垫180。
此外，基材191可为中介层并做为连接半导体晶粒194b及194t至背侧球垫180的中间基材。于部分实施方式中，举例而言，基材191可为硅基材、已掺杂或未掺杂或绝缘体上覆硅(silicon-on-insulator；soi)基材的主动层。然而，基材191亦可为玻璃基材、陶瓷基材、聚合物基材、或任何其他可以提供适合的保护及/或内连接功能的基材，这些或任何其他适合的材料亦可被使用于基材191。
底半导体晶粒194b可为像是逻辑晶粒、中央处理器晶粒、记忆体晶粒(例如动态随机存取记忆体晶粒(dynamicrandomaccessmemorydie；dramdie)、以上的组合或类似物的半导体元件。于部分实施方式中，底半导体晶粒194b包含集成电路元件，例如晶体管、电容、电感、电阻及类似物。
顶半导体晶粒194t可接合于底半导体晶粒194b。于部分实施方式中，顶半导体晶粒194t是与底半导体晶粒194b物理接合，例如使用粘着剂。于此实施方式中，顶半导体晶粒194t与底半导体晶粒194b可电性连接至基材191，举例而言，可使用打线196，但本揭露不以此为限。此外，顶半导体晶粒194t可以物理方式或电性方式接合于底半岛体晶粒194b。
接触垫192可形成于基材191上，以形成电连接器于第二半导体元件190与背侧球垫180之间。于部分实施方式中，接触垫192可形成于基材191中的电性布线(例如贯穿基材通孔193)上方并与电性布线电性接触。接触垫192可包含铝或其他材料，像是铜。接触垫192可由沉积制程所形成，像是溅镀，以形成一层材料(未显示)，且此层材料的一些部分接着可透过适合的制程(例如光微影遮罩及蚀刻)而被移除，以形成接触垫192。然而，任何其他适合的制程亦可用来形成接触垫192。
封装胶195可用来封装或保护底半导体晶粒194b、顶半导体晶粒194t与基材191。于部分实施方式中，封装胶195可为成型成份且可使用成型元件来设置。举例而言，基材191、底半导体晶粒194b与顶半导体晶粒194t可设置于成型元件的腔体内，此腔体为密封的。封装胶195于腔体被密封前被设置于腔体内，否则封装胶195可透过注入口被注入腔体。于部分实施方式中，封装胶195的材料可为成型成份树脂，例如聚酰亚胺、聚苯硫醚(polyphenylenesulfide；pps)、聚醚醚酮(polyetheretherketone；peek)、聚醚砜(polyethersulfone；pes)及耐热晶体树脂、环氧树脂、以上的组合或类似物。
当封装胶195被设置于腔体内而使封装胶195封装基材191、底半导体晶粒194b及顶半导体晶粒194t周围的区域，封装胶195接着被固化，使封装胶195硬化达到理想的保护。固化制程是至少取决于用于封装胶195的材料，于部分实施方式中，封装胶195是成型材料，固化可透过像是加热封装胶195至约100℃至约130℃之间(例如约125℃)持续约60秒至约3000秒(例如约600秒)的制程来进行。此外，起始剂及/或催化剂可被包含于封装胶195中，以更好控制固化制程。然而，本属领域中具有通常知识者应可理解，上述固化制程仅为实施示例，并非用来限制目前的实施方式。其他固化制程，例如辐射或使封装胶195被固化于常温中亦有可能做为使用。任何适合的固化制程亦可作为使用并被包含于此处所讨论的实施方式的范畴中。
底部填充物200可至少地形成于第二半导体元件190与背侧球垫180之间。举例而言，底部填充物200可做为一液体并由毛细底部填充法(capillaryunderfill；cuf)被点胶。树脂或环氧液体是往第二半导体元件190下方流动并填充第二半导体元件190与背侧球垫180之间的空间。底部填充200可过度填充多个背侧球垫180之间的空间，并是存在于第二半导体元件190的侧壁上，如图18所示。室温固化、紫外光固化、或热固化可用来固化底部填充物200。底部填充物可提供机械强度与将应力释放至第二半导体元件190。
接着，如图19所示，去框制程可被执行以巨开贯穿集成通孔封装100、第二半导体元件190与底部填充200的组合为多个单独封装结构210。切割胶带dt亦可被移除。
本揭露的实施方式可至少具有以下优点。凸块下金属结构是不存在于导电凸块与介电层之间，因而省下形成凸块下金属结构的成本。此外，即使封装结构因不具有凸块下金属结构而易有剥离的问题，环绕导电凸块的底部的密封结构可避免剥离的问题，因此，推球表现与防水能力可被提升。此外，因密封结构是由点胶密封材料液滴至导电凸块周围的所选的位置所形成，可避免点胶制程的残余物位在导电凸块的不想要的位置(例如导电凸块的顶部)上。
于部分实施方式中，一种封装结构包含一半导体元件、一第一重分布线；一介电层、一第一导电凸块以及一第一密封结构。此第一重分布线是电性连接此半导体元件。此介电层是位于此第一重分布线上方且具有一第一开口于其中。此第一导电凸块是部分地嵌入此第一开口且与此第一重分布线电性连接。此第一密封结构环绕此第一导电凸块的一底部，此第一密封结构具有一曲面，此曲面从此第一导电凸块的此底部的一外表面延伸至此介电层的一顶面。
于部分实施方式中，此第一密封结构的一部分是位于此第一导电凸块与此介电层之间。
于部分实施方式中，此曲面的弯曲从此第一导电凸块的此底部的此外表面开始至此介电层的此顶面。
于部分实施方式中，此封装结构更包含一第二重分布线、一第二导电凸块以及一第二密封结构，此第二重分布线是电性连接此半导体元件，其中此介电层是位于此第二重分布线上方且具有一第二开口于其中。此第二导电凸块是部分地嵌入此第二开口且电性连接此第二重分布线。此第二密封结构环绕此第二导电凸块的一底部，其中此第一及此第二密封结构是互相分隔。
于部分实施方式中，此第二密封结构具有一曲面，此曲面从此第二导电凸块的此底部的一外表面延伸至此介电层的此顶面。
于部分实施方式中，此第一密封结构是由聚合物所形成。
于部分实施方式中，此第一导电凸块的一顶部是位于高于此第一密封结构的一顶部的一位置。
于部分实施方式中，此第一导电凸块是接触此第一重分布线。
于部分实施方式中，此第一导电凸块是接触此介电层。
于部分实施方式中，此第一密封结构的此曲面是一凹面。
于部分实施方式中，一种封装结构包含一半导体元件、一第一重分布线、一介电层、一第一导电凸块以及一第一密封结构。此第一重分布线是电性连接此半导体元件。此介电层是位于此第一重分布线上方且具有一第一开口于其中。此第一导电凸块是部分地嵌入此第一开口且电性连接此第一重分布线。此第一密封结构环绕此第一导电凸块的一底部，其中此第一导电凸块的一顶部不被此第一密封结构环绕。
于部分实施方式中，此封装结构更包含一第二重分布线、一第二导电凸块以及一第二密封结构。此第二重分布线是电性连接此半导体元件，其中此介电层是位于此第二重分布线上方且具有一第二开口于其中。此第二导电凸块是部分地嵌入此第二开口且电性连接此第二重分布线。此第二密封结构环绕此第二导电凸块的一底部，其中此第一及此第二密封结构是互相合并。
于部分实施方式中，此第一密封结构是接触此第一导电凸块。
于部分实施方式中，此第一密封结构是接触此介电层。
于部分实施方式中，此第一密封结构的一部分是位于此第一导电凸块与此介电层之间。
于部分实施方式中，此第一导电凸块是接触此第一重分布线。
于部分实施方式中，此第一导电凸块是接触此介电层。
于部分实施方式中，一种形成封装结构的方法包含形成一重分布线，此重分布线是电性连接一半导体元件；形成一介电层于此重分布线上方；形成一开口于此介电层中，以露出此重分布线；形成一导电凸块于此开口中，其中此导电凸块是电性连接此重分布线；以及点胶多个密封材料液滴于此导电凸块周围，以形成此导电凸块周围的一密封结构。
于部分实施方式中，这些密封材料液滴是以一喷印工具点胶。
于部分实施方式中，此导电凸块是形成于此重分布线上方且接触此重分布线。
以上概述数个实施方式或实施例的特征，使所属领域中具有通常知识者可以从各个方面更加了解本揭露。本技术领域中具有通常知识者应可理解，且可轻易地以本揭露为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到在此介绍的实施方式或实施例相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未悖离本揭露的揭露精神与范围。在不悖离本揭露的精神与范围的前提下，可对本揭露进行各种改变、置换或修改。