固态图像拾取元件和电子装置的制作方法

本公开涉及固态成像元件和电子设备。

背景技术：

在互补金属氧化物半导体(CMOS)图像传感器中，当复位脉冲在浮置扩散单元(下文中称为“FD单元”)已复位后返回到无效状态时，FD单元处于浮置状态。因此，对应于电容耦合的馈通使FD单元的电压降低。

此外，当复位脉冲返回到无效状态时，也发生电荷注入，也就是，存在于复位晶体管的沟道中的电子注入到FD单元中的现象，并且这种现象也以类似的方式使FD单元的电压(下文中称为“FD电压”)降低。FD电压降将使从光电转换单元的电子的读出恶化，因此，需要考虑FD电压的下降量来执行像素设计。

作为考虑FD电压降的像素设计，可以想到增强像素内的布线的布图并且使用伴随布线的电位变化的耦合。常规地，作为增强像素内的布线的布图的技术，存在这样的技术，其中在FD布线下方提供屏蔽布线，并且屏蔽布线导电地连接到源极跟随放大器的输出端子(例如，参见专利文献1)。

专利文献

专利文献1：日本专利申请国际公开(公开)第2012-502469号。

技术实现要素：

本发明要解决的问题

同时，在典型CMOS图像传感器中，仅复位脉冲的馈通和复位晶体管中的电荷注入对FD单元复位后的电压降有影响，并且信号电荷在FD单元中停留几微秒。因此，FD单元不容易受到诸如结泄漏的电场暗电流的影响。

另一方面，在电荷累积单元不能耗尽的情况下，例如，在光电转换单元中使用有机光电转换膜并且伴随电极中的一个连接到FD单元的情况下，需要在FD单元中累积信号电荷。因此，FD单元的暗电流也与信号电荷的累积一起累积。此外，在使用有机膜的配置中，累积之前和之后的信号的相关双采样(CDS)处理的时间间隔等于信号累积时间。因此，在累积之前读出电平之后，选择脉冲变为无效状态并进入长累积阶段。

同时，在FD单元中累积信号电荷的情况下，能用GND复位FD单元以减小暗电流。这能减小在暗条件下FD单元的电压与半导体基板的电压之间的电压差并且减弱电场，从而能够减小暗电流。然而，除了如上所述的通过复位脉冲的馈通和复位晶体管中的沟道电荷注入之外，由选择脉冲引起的馈通也使FD电压降低。这导致FD单元与半导体基板之间的电压差，并且由此产生的电场将增加FD单元中的暗电流。为了避免这些馈通和沟道电荷注入的影响，可以想到考虑到馈通量来调节复位电压。然而，例如，需要考虑由偏置电压和电源单元的数量的增加引起的成本和功耗增加的影响。

根据专利文献1中描述的上述常规技术，通过利用源极跟随放大器的输出偏置的屏蔽布线来屏蔽FD布线能增加电压电荷转换比。然而，专利文献1中描述的常规技术没有考虑避免由复位脉冲引起的馈通、复位晶体管中的沟道电荷注入以及由选择脉冲引起的馈通的影响。

本公开旨在提供固态成像元件和电子设备，其能够避免由复位脉冲引起的馈通、复位晶体管中的沟道电荷注入以及由选择脉冲引起的馈通的影响。

解决问题的方法

根据本公开的一实施方式，一种布置在像素内部的固态成像元件：

电荷累积单元，累积由光电转换单元光电转换的电荷；复位晶体管，选择性地将复位电压施加到电荷累积单元；放大晶体管，其栅电极电连接到电荷累积单元；以及选择晶体管，串联连接到放大晶体管，该固态成像元件包括：第一布线，电连接电荷累积单元以及放大晶体管的栅电极；第二布线，电连接到放大晶体管和选择晶体管的公共连接节点并沿第一布线形成；以及第三布线，电连接放大晶体管和选择晶体管。此外，根据本公开的为实现上述目的而提供的电子设备包括具有上述配置的固态成像元件。

在具有上述配置的固态成像元件或包括该固态成像元件的电子设备中，由于第二布线沿第一布线形成，所以可以经由寄生电容增加第一布线与第二布线之间的电容耦合。此外，由于第二布线连接到放大晶体管和选择晶体管的公共连接节点，因此可以通过第一布线与第二布线之间的电容耦合来提高FD电压，使得能够将电荷积累单元的电压调节到适当值。此外，由于放大晶体管和选择晶体管通过第三布线而不是通过共用扩散层来彼此连接，因此选择晶体管的布局的自由度增加。另外，由于选择晶体管设置在远离电荷累积单元的位置处，因此与共用扩散层的情况相比，可以抑制由于选择脉冲引起的馈通的影响导致的电荷累积单元的电压降。

发明的效果

根据本公开，可以避免通过复位脉冲的馈通、复位晶体管中的沟道电荷注入以及由选择脉冲引起的馈通的影响，使得能够将电荷累积单元的电压调节到适当值。

注意，这里描述的效果是非限制性的。效果可以是本说明书中描述的任何效果。注意，这里描述的效果为了示例性说明的目的被提供，并且不旨在进行限制。还可以想到其它附加效果。

附图说明

图1是示出应用了本公开的技术的固态成像元件的基本配置的系统配置图。

图2A和2B是示出使用有机光电转换膜作为光电转换单元的像素的电路配置示例的电路图。

图3是示出典型CMOS图像传感器中的像素驱动的时序关系的时序波形图。

图4是示出在光电转换单元中使用有机光电转换膜在FD单元中累积电荷的情况下像素驱动的时序关系的时序波形图。

图5A和5B是示出降低浮置扩散单元的电压的因素和提高电压的动作的视图。

图6A是示意性地示出根据示例1的布线结构的俯视图。图6B是沿图6A的线A-A截取的剖视图。

图7A是示意性地示出根据示例2的布线结构的俯视图。图7B是沿图7A的线B-B截取的剖视图。

图8A是示意性地示出根据示例3的布线结构的俯视图。图8B是沿图8A的线C-C截取的剖视图。

图9是示出垂直光谱像素结构的一示例的剖视图。

图10是示出作为本公开的电子设备的一示例的成像装置的配置的框图。

具体实施方式

在下文中，将参照附图详细描述本公开的技术的实施方式(下文中，实施方式)。本公开的技术不限于这些实施方式，并且该实施方式的各种材料等是示例。在以下描述中，相同的元件或具有相同功能的元件将由相同的附图标记表示，并且将省略重复的描述。注意，描述将按以下次序呈现。

1.与本公开的固态成像元件、信号处理电路和电子设备有关的一般描述

2.应用本公开的技术的固态成像元件

2-1.基本系统配置

2-2.像素电路(在光电转换单元中使用有机光电转换膜的示例)

2-3.浮置扩散单元中的电压降

3.本公开的实施方式

3-1.示例1(第一布线和第二布线在不同层中堆叠的示例)

3-2.示例2(第一布线和第二布线在相同层中平行布置的示例)

3-3.示例3(第一布线和第二布线在不同层中平行布置的示例)

3-4.示例4(第一布线、第二布线和第三布线的布线材料的示例)

4.垂直光谱像素结构

5.根据本公开的电子设备(成像装置的示例)

6.本公开可应用的配置

<与本公开的固态成像元件和电子设备有关的一般描述>

在本公开的固态成像元件和电子设备中，可以具有这样的配置，其中当电荷累积单元累积空穴时复位电压处于GND电平，或者其中当电荷累积单元累积电子时复位电压是电源电压或具有比电源电压高的电压值的升压电压。

在包括上述优选配置的本公开的固态成像元件和电子设备中，可以具有这样的配置，其中第一布线和第二布线在不同的布线层中平行地形成，或者在相同布线层中平行地形成。此外，可以具有这样的配置，其中第一布线、第二布线和第三布线中的任何一个包括与其它布线不同的布线材料。

此外，在包括上述优选配置的本公开的固态成像元件和电子设备中，可以具有垂直光谱像素结构，其中至少两个光电转换区域在光入射方向上堆叠在其上形成像素的半导体基板中。此外，可以采用具有背照式像素结构的配置。

<应用本公开的技术的固态成像元件>

应用本公开的技术的固态成像元件将参照图1被描述。图1是示出应用本公开的技术的固态成像元件的基本配置的系统配置图。这里，根据本应用示例的固态成像元件将使用CMOS图像传感器的示例来描述，该CMOS图像传感器是一种X-Y地址系统的固态成像元件。

[基本系统配置]

根据本应用示例的固态成像元件10包括：像素阵列单元11，形成在半导体基板(半导体芯片)(未示出)上；以及外围电路单元，集成在与包括像素阵列单元11的基板相同的半导体基板上。外围电路单元包括例如垂直驱动单元12、列处理单元13、水平驱动单元14和系统控制单元15。

固态成像元件10还包括信号处理单元18和数据存储单元19。信号处理单元18和数据存储单元19可以安装在与固态成像元件10相同的基板上，或者可以布置在与固态成像元件10分开的基板上。此外，信号处理单元18和数据存储单元19中的每个的处理可以由提供在与固态成像元件10不同的基板上的外部信号处理单元执行，例如，由数字信号处理器(DSP)电路或由软件执行。

像素阵列单元11具有包括像素(单位像素)20的阵列的配置，像素包括执行光电转换并且生成并累积与接收的入射光量对应的光电荷的光电转换单元，并且在行方向和列方向上布置，也就是二维布置成矩阵。这里，行方向指的是像素行中的像素布置方向(也就是水平方向)，而列方向指的是像素列中的像素布置方向(也就是垂直方向)。

关于像素阵列单元11中的像素矩阵布置，对于每个像素行，像素驱动线16(161到16m)在行方向上布线，而对于每个像素列，垂直信号线17(171到17n)在列方向上布线。当驱动像素20时，像素驱动线16传输从垂直驱动单元12输出的驱动信号。尽管图1示出了像素驱动线16具有单线的情况，但是线的数量不限于一个。像素驱动线16的一端连接到与垂直驱动单元12的每行对应的输出端子。

垂直驱动单元12包括移位寄存器、地址解码器等，并且对于所有像素或者以行为单位等同时驱动像素阵列单元11的像素20的每个。也就是，垂直驱动单元12与控制垂直驱动单元12的系统控制单元15一起具有作为驱动像素阵列单元11的每个像素20的驱动单元的配置。尽管特定配置的图示被省略，但是在典型情况下，垂直驱动单元12具有拥有两个扫描系统(即读出扫描系统和扫除扫描系统(sweep scanning system))的配置。

读出扫描系统以行为单位顺序地选择和扫描像素阵列单元11的像素20，从而从像素20读出信号。从像素20读出的信号是模拟信号。扫除扫描系统在读出扫描之前将扫除扫描以对应于快门速度的时间应用到读出扫描系统执行读出扫描的读出行上。

利用扫除扫描系统的扫除扫描被执行以从读出行中的像素20的光电转换单元扫除不必要的电荷，从而使光电转换单元复位。此外，通过该扫除扫描系统扫除(复位)不必要的电荷导致电子快门操作。这里，电子快门操作指的是除去光电转换单元的光电荷并开始新曝光(开始光电荷的累积)的操作。

由读出扫描系统通过读出操作读出的信号对应于在读出操作之后或刚好读出操作之前的电子快门操作之后接收的光量。此外，从紧接在读出操作之前的读出定时或者通过电子快门操作的扫除定时到当前读出操作的读出定时的时段是像素20中的光电荷的曝光时段。

从垂直驱动单元12选择性扫描的像素行的每个像素20输出的信号通过对于每个像素列的每个垂直信号线17输入到列处理单元13。对于像素阵列单元11的每个像素列，列处理单元13对从通过垂直信号线17选择的行的每个像素20输出的信号执行预定信号处理，并且与此一起，在信号处理后临时存储像素信号。

具体地，列处理单元13执行信号处理，其至少包括诸如相关双采样(CDS)处理或双数据采样(DDS)处理的噪声去除处理。例如，CDS处理对于去除像素20中的像素特定的固定模式噪声(诸如复位噪声)以及放大晶体管的阈值变化是有效的。除了噪声去除处理之外，例如，列处理单元13可以包括模拟-数字(AD)转换功能，并且模拟像素信号能转换成数字信号并输出。

水平驱动单元14包括移位寄存器、地址解码器等，并顺序地选择与列处理单元13的像素列对应的单元电路。随着水平驱动单元14的选择性扫描，对于每个单元电路列处理单元13顺序地输出经过信号处理的像素信号。

系统控制单元15包括产生各种定时信号等的定时发生器，并且基于由定时发生器产生的各种定时控制垂直驱动单元12、列处理单元13和水平驱动单元14等的驱动。

信号处理单元18至少包括算术处理功能，并且对从列处理单元13输出的像素信号执行诸如算术处理的各种信号处理。信号处理单元18是本公开的信号处理电路的一示例，并且其细节稍后将被描述。数据存储单元19临时存储在信号处理单元18中信号处理所需的数据。

注意，上述系统配置仅是示例，并且本发明不限于该配置。例如，允许具有这样的系统配置，其中数据存储单元19布置在列处理单元13的下游，并且从列处理单元13输出的像素信号经由数据存储单元19提供给信号处理单元18。或者，允许具有这样的系统配置，其中列处理单元13包括对像素阵列单元11的每列或多列执行AD转换的AD转换功能，并且其中数据存储单元19和信号处理单元18相对于列处理单元13并联安装。

应用本公开的技术的固态成像元件10能具有这样的结构，其中诸如列处理单元13、信号处理单元18或数据存储单元19的组件与像素阵列单元11一起安装在相同的半导体基板上，也就是，平面结构。或者，可以具有这样的结构，其中诸如列处理单元13、信号处理单元18或数据存储单元19的组件分散地安装在与其上安装像素阵列单元11的半导体基板不同的一个或更多个其它半导体基板上，并且这些半导体基板被堆叠，即，可以具有堆叠结构。

此外，像素结构能是背照式像素结构或表面照明像素结构。这里，“背照式像素结构”表示捕获从基板后侧(半导体基板的后侧)(也就是，与其中形成半导体基板的布线层的基板前侧相反)的入射光(光被发射)的像素结构。相反，“前照式像素结构”指的是捕获从基板前侧的入射光(光被发射)的像素结构。

[像素电路]

这里，以下是具有像素电路的像素20的示例，在该像素电路中在光电转换单元中使用有机光电转换膜。图2A和2B是示出在光电转换单元中使用有机光电转换膜的像素20的电路配置示例的电路图。除了光电转换单元21之外，根据本配置示例的像素20还包括复位晶体管22、放大晶体管23和选择晶体管24。

这里，复位晶体管22、放大晶体管23和选择晶体管24中的每个使用例如N沟道MOS晶体管。然而，这里例示的复位晶体管22、放大晶体管23和选择晶体管24的导电类型的组合仅是示例，并且组合不限于该示例。

光电转换单元21包括有机光电转换膜211。有机光电转换膜211夹在上电极212与下电极213之间。在该光电转换单元21中，至少下电极213被分给每个像素。下电极213电连接到浮置扩散单元(FD单元)25。FD单元25用作电荷累积单元/电荷电压转换单元，其被配置为累积电荷并将累积的电荷转换成电压。偏置电压由偏置电源26施加到上电极212。

例如，复位晶体管22具有连接到地(GND)的一个源/漏电极，并且具有连接到FD单元25的另一源/漏电极。对于复位晶体管22的栅电极，为有效的具有高电平的复位脉冲RST从图1所示的垂直驱动单元12给出。复位晶体管22响应于复位脉冲RST而转到导通状态，然后将FD单元25的电荷除去至GND，从而使FD单元25复位。

放大晶体管23具有连接到FD单元25的栅电极，并且具有连接到像素电源VAMP的一个源/漏电极(例如，电源电压VDD的电源线)。放大晶体管23用作源极跟随器的输入部分，其读出通过由光电转换单元21的光电转换获得的信号。也就是，放大晶体管23具有经由选择晶体管24连接到垂直信号线17的另一源/漏电极，从而构成电流源(未示出)和连接到垂直信号线17的一端的源极跟随器。

选择晶体管24在像素电源VAMP与垂直信号线17之间和放大晶体管23串联连接。具体地，例如，选择晶体管24的一个源/漏电极连接到放大晶体管23的另一源/漏电极，而另一源/漏电极连接到垂直信号线17。对于选择晶体管24的栅电极，从垂直驱动单元12给出具有高电平的有效的选择脉冲SEL。选择晶体管24响应于选择脉冲SEL变为导通状态，从而在像素20处于被选择状态时，将从放大晶体管23输出的信号转发到垂直信号线17。

在具有上述配置的像素20中，由光电转换单元21的有机光电转换膜211光电转换的电荷累积在FD单元25中。这里，取决于从偏置电源26施加到上电极212的偏置电压的极性，在FD单元25中累积的电荷可以是电子或空穴。

具体地，如图2A所示，在通过偏置电源26施加到上电极212的偏置电压的极性为正的情况下，在有机光电转换膜211中产生的电荷当中，空穴移动到下电极213然后累积在FD单元25中，而电子移动到上电极212。在这种情况下，为了使其中累积空穴的FD单元25复位，在FD单元25由复位晶体管22复位时的复位电压Vrst被设定为GND电平，如图2A所示。

相反，如图2B所示，在由偏置电源26施加到上电极212的偏置电压的极性为负的情况下，在有机光电转换膜211中产生的电荷当中，电子移动到下电极213然后在FD中累积，而空穴移动到上电极212。在这种情况下，为了使其中累积电子的FD单元25复位，在通过复位晶体管22使FD单元25复位时的复位电压Vrst被设定为电源电压VDD(或具有比电源电压VDD高的电压值的升高电压)，如图2B所示。

[FD单元中的电压降]

这里，将描述FD单元25的电压(FD电压)的下降。首先，将参照图3描述使用光电二极管作为光电转换单元的典型CMOS图像传感器的情况。图3是示出典型CMOS图像传感器的像素驱动的时序关系的时序波形图。

在图3的时序波形图中，READ是用于驱动从光电二极管读出电荷的读出晶体管(传输晶体管)的读出脉冲。此外，FD单元25的复位之后的信号在时间t11读出，并且在电荷已经从光电二极管向FD单元25读出之后的时间t12读出信号。

在典型CMOS图像传感器中，当复位脉冲RST在FD单元25复位之后转变为无效状态(在该示例中为低电平状态)时，FD单元25处于浮置状态。因此，对应于电容耦合的馈通使FD单元25的电压降低。

此外，当复位脉冲RST返回到无效状态时，也发生电荷注入，也就是，存在于复位晶体管22的沟道中的电子被注入到FD单元25中的现象，并且这种现象以类似的方式使FD电压降低。在图3的时序波形图中，(A)表示FD电压由于复位脉冲RST的馈通和复位晶体管22中的电荷注入的影响而下降的状态。FD电压的下降将使从光电二极管的电子的读出劣化。

如上所述，在典型CMOS图像传感器中，在FD单元25复位之后，仅复位脉冲RST的馈通和复位晶体管22中的电荷注入对电压降有影响。此外，在典型CMOS图像传感器中，由于信号电荷在FD单元25中停留几微秒，因此，FD单元25不容易受到诸如结泄漏的电场暗电流的影响。从暗电流的观点来看，在馈通和电荷注入之后调节FD电压以使其成为一定电压没有很高的要求。

接着，将参照图4描述在电荷累积单元不能被耗尽的情况下，例如在其中电荷通过使用光电转换单元21中的有机光电转换膜211而累积在FD单元25中的图2A和2B所示的像素配置的情况下，FD单元25中的电压降。图4是示出在通过使用光电转换单元21中的有机光电转换膜211在FD单元25中累积电荷的情况下像素驱动的时序关系的时序波形图。

利用其中通过使用光电转换单元21中的有机光电转换膜211在FD单元25中累积信号电荷的配置，FD单元25的暗电流也与信号电荷的累积一起累积，并且因此，需要特别减弱FD单元25的电场。减弱FD单元25的电场的一种方法是将FD单元复位在地(GND)电平，如图2A所示，从而将累积的电荷转换为空穴。这使得可以减弱FD单元25的电场，特别是在暗时间。

然而，复位脉冲RST的馈通和复位晶体管22中的电荷注入使FD电压从GND电平降低，并且这产生电场，导致FD单元25的暗电流增加。此外，在其中通过使用有机光电转换膜211在FD单元25中累积信号电荷的配置中，电荷累积之前和之后的信号的CDS处理的时间间隔(t22-t21间隔)变得等于信号的累积时间，如图4的时序波形图所示。

这里，时间t21是在FD单元25复位之后读出信号(复位电平)的时间，而时间t22是在FD单元25中累积的电荷读出之后读出信号(信号电平)的时间。此外，CDS处理是捕获从像素20输出的复位电平和信号电平并获取这些电平之间的差异从而去除像素20的复位噪声的处理(噪声去除处理)。

以这种方式，在使用其中通过使用有机光电转换膜211在FD单元25中累积信号电荷的配置的情况下，CDS处理的时间间隔等于信号的累积时间。因此，在累积之前的复位电平被读出之后，选择脉冲SEL被设定为无效状态(在该示例中为低电平状态)，然后进入长累积阶段(累积时段)，如图4的时序波形图所示。

通过这种布置，利用其中通过使用有机光电转换膜211在FD单元25中累积信号电荷的配置，除了通过复位脉冲RST的馈通以及复位晶体管22中的沟道电荷注入之外，通过选择脉冲SEL的馈通还将具有影响。由于它们都会降低FD电压，因此FD单元25的暗电流的影响会更严重。

在图4的时序波形图中，(A)示出了FD电压由于复位脉冲RST的馈通和复位晶体管22中的电荷注入的影响而下降的状态。此外，(B)示出了由于选择脉冲SEL引起的馈通的影响FD电压进一步下降的状态。为了避免这些的影响，可以想到考虑到馈通量来调节复位电压Vrst的电压值。然而，例如，需要考虑由偏置电压和电源单元的数量的增加引起的成本和功耗增加的影响。

<本公开的实施方式>

因此，在本公开的实施方式中，在选择脉冲SEL变为无效状态的时间点之后，提高FD电压的效果被积极地利用来抵抗FD电压下降的问题。具体地，第二布线在电连接作为电荷累积单元的FD单元25与放大晶体管23的栅电极的第一布线附近沿着第一布线形成。随后，第二布线电连接到放大晶体管23和选择晶体管24的公共连接节点(放大晶体管23的源极与选择晶体管24的漏极之间的连接部)。

此外，放大晶体管23和选择晶体管24通过第三布线彼此电连接。更具体地，放大晶体管23的源极区域(扩散层)和选择晶体管24的漏极区域(扩散层)彼此分离，然后，第三布线用于电连接放大晶体管23的源极区域和选择晶体管24的漏极区域。第一布线、第二布线和第三布线中的每个包括金属布线。

在图5A所示的像素电路中(与图2A中的像素电路相同)，(1)至(3)表示降低FD电压的因素。具体地，(1)表示通过复位脉冲RST的馈通，(2)表示复位晶体管22中的沟道电荷注入，(3)表示通过选择脉冲SEL的馈通。N是放大晶体管23和选择晶体管24的公共连接节点。在下文中，在一些情况下，公共节点将简单地描述为“节点N”。

现在，如图5B的时序波形图所示，当复位脉冲RST在FD单元25复位后转变为无效状态时，FD电压由于通过复位脉冲RST的馈通(1)以及复位晶体管22中的沟道电荷注入(2)而下降。此外，在读出复位电平之后，当选择脉冲SEL转换到无效状态并进入累积阶段(累积时段)时，由于通过选择脉冲SEL的馈通(3)的影响，FD电压进一步下降。

为了避免这种情况，本公开的实施方式具有这样的配置，其中连接到节点N的第二布线提供在第一布线(FD布线)附近并沿着第一布线(FD布线)提供，该第一布线(FD布线)连接FD单元25与放大晶体管23的栅电极。利用这种配置，能增加通过第一布线与第二布线之间的寄生电容的电容耦合。因此，可以引起电容耦合以调高已通过因素(1)至(3)下降的FD电压，并将FD电压调节到适当值。

更具体地，在图5A所示的像素电路中，存在选择脉冲SEL转变为无效状态之后通过电容耦合的升压效果(4)以及转换到无效状态之后通过放大晶体管23的沟道获得的升压效果(5)的效果，并且由于这些效果，可以提高FD电压并将其调节到适当值。此外，将FD电压调节到适当值的能力将导致从光电转换单元21执行令人满意的电荷读出，使得能够提高所捕获的图像的图像质量。

此外，由于放大晶体管23和选择晶体管24通过第三布线彼此连接而不是通过共用的扩散层连接，因此可以提高选择晶体管24的布置自由度，使其可以在远离FD单元25的位置处布置选择晶体管24。利用这种配置，与共用扩散层的情况相比，可以抑制由于通过选择脉冲SEL的馈通(3)的影响引起的FD电压降。

这里，将更详细地描述通过升压效果(4)和(5)的FD电压提高。在选择脉冲SEL的有效时段(在该示例中为高电平状态)中，从放大晶体管23的另一源/漏电极(在该示例中为源电极)通过选择晶体管24到垂直信号线17的路径在FD电压作为输入的情况下偏置为源极跟随器的输出。因此，放大晶体管23和选择晶体管24的公共连接节点的电压，也就是，节点N的电压低于电源电压VDD。

此后，当选择脉冲SEL从有效状态转变为无效状态时，放大晶体管23的沟道中的电子和节点N处的电子逸出到电源电压VDD侧，导致节点N处的电压增加。通过放大晶体管23的栅极氧化物膜的电容耦合，放大晶体管23的沟道中的电子逸出到电源电压VDD侧的效应(4)能被用于调高FD电压。

此外，由于通过将放大晶体管23和选择晶体管24与作为第三布线的金属布线连接，或者通过拉出金属布线，能增强与FD单元25的电容耦合，因此可以获得设计的高自由度。此外，增加FD单元25的电容通常会降低FD单元25处的电荷-电压转换效率。然而，节点N是源极跟随器的输出节点，并且其电容由于米勒效应小到(1-α)倍。这里，α是源极跟随器的增益。此外，与另一节点耦合的部分能耦合到节点N，使得可以获得降低总容量的屏蔽效果，还导致FD单元25中的电荷-电压转换效率。

上述效果对于图2A所示的固态成像元件10特别有效，图2A所示的固态成像元件10在FD单元25中累积电荷(空穴)并将FD单元25复位在GND电平。另外，即使如在典型CMOS图像传感器中那样在FD单元25中未执行电荷累积并且也不能获得在选择脉冲SEL转变为无效状态时的升压效果的情况下，仍期望获得FD单元25中的增强的电荷-电压转换效率的效果。因此，这可以被定义为通常用于固态成像元件的有效手段。

在下文中，将描述第一布线、第二布线和第三布线的布线结构的具体示例。

[示例1]

示例1是将第一布线和第二布线布置在不同层上的示例。图6A是根据示例1的布线结构的俯视图，图6B是沿图6A的线A-A截取的剖视图。这里，虽然示出了图2A所示的像素电路(其中FD单元25的复位电压Vrst被设定为GND电平)的示例性情况，但是图2B所示的像素电路(其中复位电压Vrst被设定为电源电压VDD)具有基本上类似的布线结构。这类似地适用于下面将描述的示例。

在复位晶体管22中，一个扩散层(源极/漏极区域)22-1侧是FD单元25，另一扩散层(源极/漏极区域)22-2经由接触部41提供有GND电平。在图2B所示的像素电路的情况下，电源电压VDD被施加到另一扩散层22-2。同时，第一布线31的一端经由接触部42电连接到FD单元25侧上的一个扩散层22-1。

第一布线31形成在第一布线层中，例如，另一端经由接触部43电连接到放大晶体管23的栅电极23G。放大晶体管23的栅电极23G经由栅极氧化物膜52形成在半导体基板51上。

在放大晶体管23中，电源电压VDD经由接触部44施加到一个扩散层(源极/漏极区域)23-1。同时，第二布线32的一端经由接触部45电连接到另一扩散层(源极/漏极区域)23-2。第二布线32在第二布线层中在俯视图中形成为L形，例如，使得第二布线32的另一端侧沿第一布线31延伸。此外，第三布线33的一端经由接触部45电连接到放大晶体管23的另一扩散层23-2。

第三布线33形成在第一布线层中，例如，其另一端经由接触部46电连接到选择晶体管24的一个扩散层(源极/漏极区域)24-1。也就是，放大晶体管23和选择晶体管24通过第三布线33电连接，而不是通过共用扩散层23-2和扩散层24-1而电连接。选择晶体管24的另一扩散层(源极/漏极区域)24-2经由接触部47电连接到垂直信号线17。

为了阐明图6A所示的像素结构中的布线的不同，作为第一层的布线的第一布线31和第三布线33由单点划线表示，而信号线17和作为第二层中的布线的第二布线32用实线表示。

如上所述，根据示例1的布线结构是这样的布线结构，其中连接到放大晶体管23的另一扩散层23-2的第二布线32沿着连接FD单元25和放大晶体管23的栅电极23G的第一布线31在不同的布线层中堆叠并形成。利用这种配置，可以增加通过第一布线31与第二布线31之间的寄生电容的电容耦合，使得可以通过电容耦合来提高FD电压。

此外，提供了一布线结构，其通过使用第三布线31连接放大晶体管23和选择晶体管24而不是通过共用扩散层(扩散层23-2和扩散层24-1)来连接。该结构增加了选择晶体管24的布局的自由度，并且允许选择晶体管24布置在远离FD单元25的位置处，使得可以抑制由于选择脉冲SEL引起的馈通的影响而导致的FD单元25的电压降。

[示例2]

示例2是其中第一布线和第二布线在相同层中平行布置的示例。图7A是根据示例2的布线结构的俯视图，图7B是沿图7A的线B-B截取的剖视图。

根据示例2的布线结构，第二布线32和第三布线33两者形成在与第一布线31相同的第一布线层中。具体地，第一布线31形成在第一布线层中，第一布线31的一端经由接触部42电连接到FD单元25，而另一端经由接触部43电连接到放大晶体管23的栅电极23G。

第二布线32与第一布线31平行地形成在第一布线层中，其中第二布线32的一端经由接触部45电连接到放大晶体管23的另一扩散层23-2。此外，第三布线33形成在第一布线层中，而另一端经由接触部46电连接到选择晶体管24的一个扩散层24-1。

为了阐明图7A所示的像素结构中的布线的不同，作为第一层布线的第一布线31、第二布线32和第三布线33由单点划线示出，而作为第二层布线的信号线17由实线示出。

如上所述，根据示例2的布线结构是这样的布线结构，其中连接到放大晶体管23的另一扩散层23-2的第二布线32在相同的布线层中沿着连接FD单元25和放大晶体管23的栅电极23G的第一布线31平行地形成。在该布线结构的情况下，第一布线31和第二布线32在侧表面上彼此相对。这使得可以通过寄生电容的电容耦合来提高FD电压，尽管与根据示例1(其中第一布线31和第二布线32的上/下表面相对)的布线结构相比，第一布线31与第二布线31之间的寄生电容略微减小。

[示例3]

示例3是示例1的修改。这是其中第一布线和第二布线在不同层中平行布置的示例。图8A是根据示例3的布线结构的俯视图，图8B是沿图8A的线C-C截取的剖视图。

根据示例1的布线结构是其中第一布线31和第二布线32垂直地堆叠在不同的布线层中的布线结构。相反，根据示例3的布线结构是这样的布线结构，其中第一布线31和第二布线32在不同的布线层中平行地形成，换言之，在对角方向上以平行地彼此相邻的位置关系形成。

具体地，第一布线31形成在第一布线层中，第一布线层的一端经由接触部42电连接到FD单元25，而另一端经由接触部43电连接到放大晶体管23的栅电极23G。第二布线32在第二布线层中与第一布线31平行地形成，其中第二布线32的一端经由接触部45电连接到放大晶体管23的另一扩散层23-2。此外，第三布线33形成在第一布线层中，而另一端经由接触部46电连接到选择晶体管24的一个扩散层24-1。

如上所述，根据示例3的布线结构是这样的布线结构，其中第一布线31和第二布线32在不同的布线层中沿对角方向彼此相邻并且沿第一布线31平行布置。在该布线结构的情况下，第一布线31和第二布线32在对角方向上彼此相邻。这使得可以通过寄生电容的电容耦合来提高FD电压，尽管与根据示例1(其中第一布线31和第二布线32的上/下表面相对)的布线结构相比，第一布线31与第二布线32之间的寄生电容略微减小。

注意，在根据示例1至3的布线结构中，第一布线31、第二布线32和第三布线33可以由包括铜(Cu)、铝(Al)等的金属布线形成。

[示例4]

示例4是第一布线31、第二布线32和第三布线33的布线材料的示例。尽管示例1至3使用与第一布线31、第二布线32和第三布线33相同的布线材料，但是允许使用相互不同的布线材料。例如，在示例1的布线结构中，例如，可以使用钨(W)作为第一布线31的布线材料，并且可以使用铜、铝等作为第二布线32和第三布线33的布线材料。相反，例如，可以使用铜、铝等作为第一布线31的布线材料并且可以使用钨(W)作为第二布线32和第三布线33的布线材料。此外，第二布线32和第三布线33的布线材料不需要相同，并且可以是相互不同的布线材料。

<垂直光谱像素结构>

存在具有垂直光谱像素结构的固态成像元件。该结构包括光电转换膜，该光电转换膜对提供在半导体基板外部的预定波长区中的光执行光电转换，同时在半导体基板内部包括至少两个光电转换区域，该至少两个光电转换区域对除了已经穿过光电转换膜的预定波长区之外的波长区域中的光执行光电转换。

根据垂直光谱像素结构，可以在一个像素区域中布置对两种或更多种颜色具有敏感性的光电转换单元(光电转换膜和光电转换区域)。与以平面方式设置对两种或更多种颜色具有敏感性的光电转换单元的情况相比，这有利于提高光使用效率。本公开的技术还能应用于具有垂直光谱像素结构的固态成像元件。

将参照图9描述垂直光谱像素结构。图9示出垂直光谱像素结构。

在图9中，第二导电类型(例如N型)的半导体区域63和半导体区域64在基板深度方向上堆叠并形成在半导体基板61的第一导电类型(例如P型)的半导体区域62中。这导致在基板深度方向上以堆叠状态通过PN结形成光电二极管PD1和光电二极管PD2。例如，具有半导体区域63作为电荷累积区域的光电二极管PD1是接收蓝光并执行光电转换的无机光电转换单元。例如，具有半导体区域64作为电荷累积区域的光电二极管PD2是接收红光并执行光电转换的无机光电转换单元。

半导体基板61的前侧(图中的下侧)包括多层布线层65。多层布线层65包括：多个像素晶体管，其执行由光电二极管PD1和光电二极管PD2光电转换并累积的电荷的读出等；多个布线层；以及层间绝缘膜。注意，图9省略了多层布线层65的详细图示。

半导体基板61包括导电插塞67，用于将由稍后描述的有机光电转换膜66(对应于图2中的有机光电转换膜211)光电转换的电荷提取到多层布线层65侧。该导电插塞67形成为在半导体基板61内穿透半导体区域62。导电插塞67的外周包括绝缘膜47(其包括SiO2或SiN)，被提供从而抑制与半导体区域62的短路。

导电插塞67经由形成在多层布线层65中的金属布线69电连接到由半导体基板61中的第二导电类型(例如N型)的半导体区域形成的浮置扩散单元70。浮置扩散单元70是电荷电压转换单元，其暂时保持由有机光电转换膜52光电转换的电荷并将电荷转换为电压。

半导体基板61的后侧(在上侧/与其上形成多层布线层65的一侧相反的侧上)的界面包括透明绝缘膜71，该透明绝缘膜71包括铪氧化物(HfO2)膜和硅氧化物膜的两层或三层膜。

在透明绝缘膜71的上侧，有机光电转换膜66夹在下电极72(对应于图2中的下电极213)与上电极73(对应于图2中的上电极212)之间。有机光电转换膜66、下电极72和上电极73构成有机光电转换单元。有机光电转换膜66例如在用作执行绿色波长的光的光电转换的膜时包括有机光电转换材料，该有机光电转换材料例如包括若丹明基颜料、部花青基颜料、喹吖啶酮等。例如，下电极72和上电极73由铟锡氧化物(ITO)膜、铟锌氧化物膜形成。

注意，在有机光电转换膜66用作执行红色波长光的光电转换的膜的情况下，例如可以使用包括酞菁基颜料的有机光电转换材料。此外，在有机光电转换膜66用作执行蓝色波长光的光电转换的膜的情况下，可以使用包括香豆素基颜料、三-8-羟基喹啉-Al(Alq3)、基于部花青的颜料等的有机光电转换材料。

对于所有像素，上电极73共同形成在整个表面上。相反，下电极72以像素单位形成，并且通过穿透透明绝缘膜71的金属布线74电连接到半导体基板61的导电插塞67。金属布线74由诸如钨(W)、铝(Al)和铜(Cu)的材料形成。金属布线74也在平面方向上形成在透明绝缘膜71的预定深度处，并且还用作抑制光入射到相邻像素的像素间光遮蔽膜75。

在上电极73的上表面上，高折射率层76由无机膜形成，无机膜包括硅氮化物膜(SiN)、硅氮氧化物膜(SiON)、硅碳化物(SiC)等。此外，片上透镜77形成在高折射率层76上。片上透镜77的材料的示例包括硅氮化物膜(SiN)，或树脂基材料，诸如苯乙烯树脂、丙烯酸树脂、苯乙烯-丙烯酸共聚物树脂、或硅氧烷基树脂。由于本像素结构在有机光电转换膜66与片上透镜77之间具有短距离，因此插入高折射率层76将增加折射角，从而提高汇聚效率。

如上所述，根据本配置示例的像素结构是光从后侧(也就是，多层布线层65侧的相反侧，多层布线层65侧被定义为半导体基板61的前侧，其上形成像素晶体管、布线等)进入的背照式像素结构。此外，像素结构是垂直光谱像素结构，例如，其通过形成在半导体基板61上方的有机光电转换膜66对绿光执行光电转换，并且通过半导体基板61内的光电二极管PD1和光电二极管PD2对蓝光和红光执行光电转换。

<本公开的电子设备>

根据上述实施方式的固态成像元件可用作以下中的成像单元(图像捕获单元)：诸如数字静态相机或摄像机的成像装置、诸如蜂窝电话的具有成像功能的移动终端装置、或者在图像读取部分中使用固态成像元件的诸如复印机的一般电子设备。注意，固态成像元件可以形成为单芯片器件，或者可以以具有成像功能的模块形式作为共同包括成像单元和信号处理单元的封装或光学系统提供。安装在电子设备上的模块形式(也就是相机模块)在一些情况下可以是成像装置。

[成像装置]

图10是示出作为本公开的电子设备的一示例的成像装置的配置的框图。如图10所示，根据本示例的成像装置100包括成像光学系统101(其包括透镜组等)、成像单元102、DSP电路103、帧存储器104、显示装置105、记录装置106、操作系统107、电源系统108等。在这些当中，DSP电路103、帧存储器104、显示装置105、记录装置106、操作系统107和电源系统108经由总线109相互连接。

成像光学系统101捕获来自对象的入射光(图像光)并在成像单元102的成像表面上形成图像。成像单元102通过光学系统101将在成像表面上成像的入射光的光量转换成像素单元中的电信号并作为像素信号输出电信号。DSP电路103执行一般的相机信号处理，诸如白平衡处理和伽马校正处理，例如。

帧存储器104用于在DSP电路103中的信号处理期间适当地存储数据。显示装置105是诸如液晶显示装置或有机电致发光(EL)显示装置的面板型显示装置，并且显示装置106显示由成像单元102捕获的运动图像或静止图像。记录装置106在诸如便携式半导体存储器、光盘或硬盘驱动器(HDD)的记录介质上记录由成像单元102捕获的运动图像或静止图像。

操作系统107在用户的操作下发出用于在成像装置100中提供的各种功能的操作命令。电源系统108适当地将用作DSP电路103、帧存储器104、显示装置105、记录装置106和操作系统107的操作电源的各种类型的电源提供到这些供电目标。

在具有上述配置的成像装置100中，根据上述实施方式的固态成像元件能用作成像单元102。根据上述实施方式的固态成像元件能将FD电压调节到适当值，导致从光电转换单元执行令人满意的电荷读出，从而能够提高所捕获图像的图像质量。因此，通过使用根据上述实施方式的固态成像元件作为成像单元102，可以捕获具有高图像质量的图像。

<通过本公开可实现的配置>

注意，本公开还能如下配置。

[1]一种布置在像素内部的固态成像元件：

电荷累积单元，累积由光电转换单元光电转换的电荷；

复位晶体管，选择性地将复位电压施加到电荷累积单元；

放大晶体管，其栅电极电连接到电荷累积单元；以及

选择晶体管，串联连接到放大晶体管，

固态成像元件包括：

第一布线，电连接电荷累积单元和放大晶体管的栅电极；

第二布线，电连接到放大晶体管和选择晶体管的公共连接节点并沿第一布线形成；以及

第三布线，电连接放大晶体管和选择晶体管。

[2]根据[1]的固态成像元件，

其中，当电荷累积单元累积空穴时，复位电压处于GND电平。

[3]根据[1]的固态成像元件，

其中，当电荷累积单元累积电子时，复位电压是电源电压或具有比电源电压高的电压值的升压电压。

[4]根据[1]至[3]中任一项的固态成像元件，

其中第一布线和第二布线在不同的布线层中平行地形成。

[5]根据[1]至[3]中任一项的固态成像元件，

其中第一布线和第二布线在相同布线层中平行地形成。

[6]根据[1]至[5]中任一项的固态成像元件，

其中第一布线、第二布线和第三布线中的任何一个的布线包括与其它布线的材料不同的布线材料。

[7]根据[1]至[6]中任一项的固态成像元件，

其中光电转换单元包括有机光电转换膜。

[8]根据[1]至[7]中任一项的固态成像元件，

其中至少两个光电转换区域在光入射方向上堆叠在其上形成像素的半导体基板中。

[9]根据[1]至[8]中任一项的固态成像元件，

其中像素具有背照式像素结构。

[10]一种电子设备，包括布置在像素内部的固态成像元件：

电荷累积单元，累积由光电转换单元光电转换的电荷；

复位晶体管，选择性地将复位电压施加到电荷累积单元；

放大晶体管，其栅电极电连接到电荷累积单元；以及

选择晶体管，串联连接到放大晶体管，

固态成像元件包括：

第一布线，电连接电荷累积单元和放大晶体管的栅电极；

第二布线，电连接到放大晶体管和选择晶体管的公共连接节点并沿第一布线形成；以及

第三布线，电连接放大晶体管和选择晶体管。

参照符号表

10 固态成像元件

11 像素阵列单元

12 垂直驱动单元

13 列处理单元

14 垂直驱动单元

15 系统控制单元

16(161到16m) 像素驱动线

17(171到17n) 垂直信号线

18 信号处理单元

19 数据存储单元

20 像素(单位像素)

21 光电转换单元

22 复位晶体管

23 放大晶体管

24 选择晶体管

25 浮置扩散单元(FD单元)

26 偏置电源

31 第一布线

32 第二布线

33 第三布线。