本发明涉及半导体技术领域，尤其涉及一种图像传感器、像素结构及其控制方法。
背景技术：
图像传感器正在被广泛用于消费类移动设备，安防监控，工业视觉，科学应用等领域。同时，这些领域对图像传感器的性能要求也在越来越高。高帧率的读取速度，低照度下的高感光，低暗电流，低噪声，以及高动态范围输出，这些多被作为各类场景应用的图像传感器性能指标。
为了达到这些设计要求，图像传感器读取电路需要被优化为低噪声，高峰峰值输出，快速建立稳定系统。同时，更多的图像传感器性能提升来自于像素结构的合理优化和创新设计，因此本发明旨在提出一种新型的像素结构来提升图像传感器整体的性能。
技术实现要素：
本发明为了克服上述现有技术存在的缺陷，提供一种图像传感器、像素结构及其控制方法，以提升图像传感器整体的性能。
根据本发明的一个方面，提供一种像素结构，包括：有源层；光电管，所述光电管置于所述有源层内；悬浮点，置于所述有源层内，所述光电管与所述悬浮点位于不同的层，且所述光电管与所述悬浮点在所述有源层上的投影不重叠；以及传输晶体管的栅极，位于所述有源层之上，所述传输晶体管的栅极在所述有源层上的投影分别与所述光电管及所述悬浮点在所述有源层上的投影部分重叠，所述传输晶体管的栅极包括多个子栅极，各子栅极沿第一方向排列，所述第一方向为所述光电管与所述悬浮点的电荷传输方向。
可选地，所述传输晶体管的各子栅极沿垂直所述第一方向的第二方向延伸。
可选地，所述传输晶体管的各子栅极在所述第一方向上的间距为100nm至500nm。
可选地，所述传输晶体管的栅极采用分块沉淀多晶硅的方式制程。
可选地，还包括：复位晶体管，所述复位晶体管的栅极位于所述有源层之上，所述复位晶体管的栅极在所述有源层上的投影与所述悬浮点在所述有源层上的投影部分重叠；源跟随晶体管，所述源跟随晶体管的栅极位于所述有源层之上，所述复位晶体管的栅极在所述有源层上的投影位于所述源跟随晶体管的栅极与所述悬浮点在所述有源层上的投影之间，所述复位晶体管、源跟随晶体管与传输晶体管的栅极位于同一层。
根据本发明的又一方面，还提供一种图像传感器，包括：像素阵列，包括如上所述的像素结构。
根据本发明的又一方面，还提供一种像素结构的控制方法，应用于如上所述的像素结构，所述控制方法包括：使所述传输晶体管的栅极中至少两个子栅极连接不同的电压信号。
可选地，所述传输晶体管的栅极中，靠近所述光电管的子栅极连接的电压信号的电势小于等于靠近所述悬浮点的子栅极连接的电压信号的电势，且与所述光电管相邻的子栅极连接的电压信号的电势小于与所述悬浮点相邻的子栅极连接的电压信号的电势。
可选地，所述使所述传输晶体管的栅极中至少两个子栅极连接不同的电压信号包括：
在第一阶段，在第一阶段，所述传输晶体管的各子栅极连接第一类电压信号；
在第二阶段，所述传输晶体管的栅极中靠近所述光电管的子栅极连接所述第一类电压信号，所述传输晶体管的栅极中靠近所述悬浮点的子栅极连接第二类电压信号以保持导通。
与现有技术相比，本发明的优点在于：
通过替代一般的一整条形状的单一传输晶体管多晶硅栅，用以一定间距相隔的分段式多栅型传输晶体管的像素结构，可以简单灵活的提升图像传感器的性能；
通过各段栅共同组成的传输晶体管上的不同电压配置，可以分别调整靠近光电管和靠近悬浮点(floatingdiffusionnode)的沟道电势值，从而可以降低传输晶体管导致的暗电流，同时又可以削弱传输晶体管和悬浮点高电势差导致的漏电，而减少白点坏像素的数目；
传输晶体管被制造成n段分隔的栅，因此从光电管到悬浮点的电势势垒宽度，有可以通过电压调制而进行不同的调节，这有利于在保证沟道产生的暗电流尽量低，光电管存储电荷尽量多的情况下，灵活优化电荷传输的速度，减小信号的拖尾现象而实现高帧率的输出，达到各个性能指标的折中，靠近悬浮点的几段传输栅，又可以用来被施加高压，而形成跟悬浮点相连的mos电容。因此，在高光照时，可以按需，改变几段传输栅的电压值来调节悬浮点电容和可以被存储的电荷数目，进而实现像素整体输出的高动态范围，并且此种方法不需要在像素单元内增加额外的开关控制和电容。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1示出了根据本发明实施例的像素结构的俯视图。
图2示出了本发明实施例的像素结构的截面图与现有技术的像素结构的截面图的对比图。
图3示出了本发明实施例的像素结构与现有技术的像素结构的沟道电势调节的对比图。
图4示出了本发明实施例的像素结构与现有技术的像素结构的悬浮点电容值和电荷数目调节的对比图。
图5示出了根据本发明实施例的一种像素结构的控制方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
为使本发明的目的、技术方案和优点更加清楚，下面进一步分别结合图1至图5对本发明作详细描述。
首先参见图1和图2。图1示出了根据本发明实施例的像素结构100的俯视图。图2示出了本发明实施例的像素结构100的截面图与现有技术的像素结构200的截面图的对比图。
像素结构100包括有源层110、光电管120、悬浮点130以及传输晶体管的栅极140。光电管120置于所述有源层110内。悬浮点130置于所述有源层110内。悬浮点130电性悬浮。所述光电管120与所述悬浮点130位于不同的层，且所述光电管120与所述悬浮点130在所述有源层110上的投影(如图1)不重叠。传输晶体管的栅极140位于所述有源层110之上。所述传输晶体管的栅极140在所述有源层110上的投影分别与所述光电管120及所述悬浮点130在所述有源层110上的投影部分重叠。所述传输晶体管的栅极140包括多个子栅极141。传输晶体管的各子栅极141沿x方向(即第一方向)排列。x方向为所述光电管120至所述悬浮点130的电荷传输方向。传输晶体管的各子栅极沿垂直所述x方向的y方向(即第二方向)延伸，但本发明并非以此为限，传输晶体管的各子栅极141的延伸方向可以根据不同的像素结构而变化。具体而言，在光电管120和悬浮点130之间的电荷传输方向上，可以用分块沉积多晶硅(poly)的方式来形成分段式的传输晶体管的栅结构140，同时，被分段的每一子栅极141，又可以单独连接各自的电极，通过不同的电压信号设置，可以实现对传输沟通不同位置的电势的独立调制。
在本实施例中，像素结构100还包括复位晶体管及源跟随晶体管。为了清楚起见，图1中仅示出复位晶体管的栅极150及源跟随晶体管的栅极160。复位晶体管的栅极150位于所述有源层110之上。所述复位晶体管的栅极150在所述有源层110上的投影与所述悬浮点130在所述有源层110上的投影部分重叠。源跟随晶体管的栅极160位于所述有源层110之上。所述复位晶体管的栅极150在所述有源层110上的投影位于所述源跟随晶体管的栅极160在所述有源层110上的投影与所述悬浮点130在所述有源层110上的投影之间。所述复位晶体管的栅极150、源跟随晶体管的栅极160与传输晶体管的栅极140位于同一层。
进一步地，参见图2，图2示出了本发明实施例的像素结构100的截面图与现有技术的像素结构200的截面图的对比图。相较于现有技术的像素结构200的传输晶体管栅结构实现的单一沟道电势调节，本发明的像素结构可以更加灵活的调制沟道电势，从而来调整图像传感器的整体性能。对于本发明的图像传感器像素制造工艺，本发明中传输晶体管的各子栅极141在x方向上的间距d设置在100nm到500nm之间。这样设置不会使得分段的传输晶体管的多晶硅子栅极141之间的间距d过大，进而造成传输晶体管的相邻2个子栅极141之间的边界电场不足以牵引各自子栅极141控制下的电荷的左右传输，反而形成信号的拖尾。同时，本发明这样设置也不会使得间距d也过小，这是因为在实际的半导体制造过程中，传输晶体管的各子栅极141会因为光刻，材料的各向同性的扩散，而使得传输晶体管中最终本应该相隔的两段子栅极141粘连在一起。同时，过小的间距d又会使得传输晶体管的相邻的2个子栅极141下的电势会通过各自所加的电压而互相影响，不能完全实现电势的独立控制。
在上述像素结构的实施例中，本发明通过以一定间距相隔的分段式多栅型传输晶体管，可以实现像素结构低噪声，进而可以简单灵活的提升图像传感器的性能。
根据本发明的又一方面，还提供一种像素结构的控制方法，应用于本发明提供的像素结构。具体而言，所述控制方法包括：使所述传输晶体管的栅极中至少两个子栅极连接不同的电压信号。
具体而言，结合图3，图3示出了本发明实施例的像素结构100与现有技术的像素结构200的沟道电势调节的对比图。
基于本发明提出的具有分段式传输栅的像素结构，通过使靠近所述光电管的子栅极连接的电压信号的电势小于等于靠近所述悬浮点的子栅极连接的电压信号的电势，且与所述光电管相邻的子栅极连接的电压信号的电势小于与所述悬浮点相邻的子栅极连接的电压信号的电势，既可以实现降低暗电流，又可以降低由悬浮点(fd)漏电导致的白点坏像素数目。现有技术的像素结构200的传输晶体管的栅极240加上电压v之后，沟道电势基本呈现单一的电势分布图，例如图3左半部分的电势图所示。为了降低图像传感器暗电流，一般要求传输晶体管在关断的情况下，沟道电势要尽量小。但是，当沟道电势很小时，因为悬浮点230的电势需要从光电管220抽取电子以被复位在一个很高的电势上。这样，传输晶体管的栅极240和悬浮点230之间就存在一个很大的电势差u1，也即一个很高的电场场强。高场强很容易引起悬浮点产生漏电，因此，整个图像传感器会出现很多的白点坏像素。而本发明提出的分段式传输晶体管的栅极140，可以调节各段多晶硅栅极的电压，如传输晶体管的各子栅极141分别连接电压为v1，v2，v3，v4的电压信号来实现靠近光电管120端的沟道电势比较小，从而来降低暗电流，而靠近悬浮点130的沟道电势比较大，这样传输晶体管和悬浮点130的电势差u2就会相对变小，电场场强也会被弱化，从而减少了像素阵列的白点坏像素。在本实施例中，v1≤v2≤v3≤v4且v1<v4，例如使得v1＝v2<v3＝v4，本发明并非以此为限，只要v1，v2，v3，v4的设置能够符合靠近光电管120端的沟道电势小于靠近悬浮点130端的沟道电势即可。
在本发明的又一个具体实施例中，所述传输晶体管的栅极中至少两个子栅极连接不同的电压信号如图5所示，可以包括：步骤s110：在第一阶段，所述传输晶体管的各子栅极连接第一类电压信号；步骤s120：在第二阶段，所述传输晶体管的栅极中靠近所述光电管的子栅极连接所述第一类电压信号，所述传输晶体管的栅极中靠近所述悬浮点的子栅极连接第二类电压信号以保持导通。
下面结合图4和图5说明上述像素结构的控制方法的具体实施例，图4示出了本发明实施例的像素结构100与现有技术的像素结构200的悬浮点电容值和电荷数目调节的对比图。
采用本发明提出的像素结构，还可以实现高动态范围(high-dynamicrange，hdr)的图像输出。动态范围用来描述图像中最高信号值和可以检测到的最低信号值之间的比值的情况，更高的动态范围，可以在图像中看到更多从暗到亮的细节表现。现有技术的像素结构200，当光电管220和悬浮点230的器件设计固定后，因为悬浮点230的电容不会再发生变化，最低可以检测的信号值和像素的最大输出值又跟悬浮点230的电容直接成正比，因此动态范围都不会太高。所以，如果在检测最低信号时，如果可以使悬浮点230的电容足够小来提高灵敏度。然后，在强光下，又可以灵活增加悬浮点230的电容(如示意性的悬浮点230上的电子数量231)，使其能够接受更多从光电管220传输过来的电荷，从而输出一个大信号，是最直接的提高动态范围的方法。本发明的像素结构100，可以在不增加其他开关器件，电容的情况下，灵活简单得通过控制和悬浮点130相连的传输晶体管沟道电势来调节悬浮点130的电容(如示意性的悬浮点130上的电子数量131)。由于分段式的传输晶体管的栅极140可以分区域加电压来调节沟道电势，因此，可以控制数个子栅极141的电压信号调整悬浮点130的电容值从光电管120传输过来的电荷。这样仅仅调节传输管沟道电势，就可以根据光线强弱，来灵活调节悬浮点130的电容和可以接收的最大电荷数，因此，也就可以实现像素的高动态输出。
具体而言，在第一阶段，使上述各子栅极141(如v1-v4)连接第一类电压信号。第一类电压信号例如可以是3v或3.3v。本发明所述的第一类电压信号并不限制各子栅极141(如v1-v4)连接相同的电压信号。在第二阶段，所述传输晶体管的栅极中靠近所述光电管的子栅极141(如v1和v2，本发明不限定靠近所述光电管的子栅极的数量)连接所述第一类电压信号，所述传输晶体管的栅极中靠近所述悬浮点的子栅极141(如v3和v4，本发明不限定靠近所述悬浮点的子栅极的数量)连接第二类电压信号以保持导通。第二类电压信号控制子栅极141(如v3和v4)保持导通。第二类电压信号例如可以是大于第一类电压信号最大电压的高电压信号，例如，第二类电压信号可以是3.8v或4.5v的电压信号。本发明所述的第二类电压信号并不限制子栅极141(如v3和v4)连接相同的电压信号。第二类电压信号使得传输晶体管的栅极中靠近所述悬浮点的子栅极141(如v3和v4)保持导通，从而来形成一个和悬浮点130相连的mos(metal-oxide-semiconductor)电容，进而来增加整个悬浮点130的电容值并且可以存储更多从光电管120传输过来的电荷。在高光照的环境下，可以通过第一阶段的像素结构的输出和第二阶段的像素结构的输出拼接获得像素结构的总输出。在低光照的环境下，将第一阶段的像素结构的输出作为像素结构的总输出。由此实现高动态范围的图像输出。
根据本发明的又一方面，还提供一种图像传感器。图像传感器包括像素阵列。像素阵列可以包括如图1所示的像素结构。
与现有技术相比，本发明的优点在于：
通过替代一般的一整条形状的单一传输晶体管多晶硅栅，用以一定间距相隔的分段式多栅型传输晶体管的像素结构，可以简单灵活的提升图像传感器的性能；
通过各段栅共同组成的传输晶体管上的不同电压配置，可以分别调整靠近光电管和靠近悬浮点的沟道电势值，从而可以降低传输晶体管导致的暗电流，同时又可以削弱传输晶体管和悬浮点高电势差导致的漏电，而减少白点坏像素的数目；
传输晶体管被制造成n段分隔的栅，因此从光电管到悬浮点的电势势垒宽度，有可以通过电压调制而进行不同的调节，这有利于在保证沟道产生的暗电流尽量低，光电管存储电荷尽量多的情况下，灵活优化电荷传输的速度，减小信号的拖尾现象而实现高帧率的输出，达到各个性能指标的折中，靠近悬浮点的几段传输栅，又可以用来被施加高压，而形成跟悬浮点相连的mos电容。因此，在高光照时，可以按需，改变几段传输栅的电压值来调节悬浮点电容和可以被存储的电荷数目，进而实现像素整体输出的高动态范围，并且此种方法不需要在像素单元内增加额外的开关控制和电容。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。