本公开总地涉及用于半导体集成电路的电源轨结构。
背景技术：
电源轨(powerrail)是用于向集成电路中的标准单元供应电力(例如vss、vdd)的低电阻连接。在现有技术的电源轨中，电源轨包括需要与在金属层级之间延伸的接触或通路连接的第一或第二层级的金属(或两者)。例如，图1a-图1b示出包括常规电源轨的半导体集成电路。图1a-图1b所示的常规电源轨包括在最下面的金属层m0中的下电力供应迹线101、在中间金属层m1中的金属短柱(metalstub)102、在上金属层m2中的上电力供应迹线103、在衬底104中的连接到下电力供应迹线101的接触ca、在第一绝缘层105中在下电力供应迹线101与金属短柱102之间延伸且使下电力供应迹线101与金属短柱102互连的下通路v0、以及在第二绝缘层106中在金属短柱102与上电力供应迹线103之间延伸且使金属短柱102互连到上电力供应迹线103的上通路v1。晶体管可以形成在衬底104中，并且接触ca可以连接到晶体管的端子，例如fet源极端子。
由于先进技术中的金属线的高电阻，现有技术的电源轨的制造变得越来越具有挑战性。金属线中的这种高电阻可能由小的横截面金属面积、边缘散射和/或存在减小金属线的有效横截面面积的衬层或阻挡物引起。由于现有技术的电源轨的越来越大的电阻，集成电路设计者必须将大量的贵金属资源投入到电网(例如，由于较少的可用信号路由轨道(signalroutingtrack)而使管芯尺寸增大)或设计较高电阻的电网，因此影响产品频率。另外，由于在每个双镶嵌层级处的高电阻窄通路和多个高电阻衬层，使用由通路连接的多个分离层级的导体不是高效的。此外，在每个双镶嵌层级处的阻挡层和衬层使轨道尺寸变窄并增加体导体材料损耗。
在本背景技术部分中公开的以上信息被提供来增强对本发明的背景的理解，因此，它可以包含不构成现有技术的信息。
技术实现要素：
本公开针对半导体集成电路的各种实施方式。在一个实施方式中，半导体集成电路包括衬底、一系列金属层和一系列绝缘层。金属层和绝缘层在衬底上交替地布置成堆叠。半导体集成电路还包括在衬底中的至少两个标准单元以及跨过所述至少两个标准单元的边界的至少一个电源轨。电源轨包括连续地延伸穿过所述堆叠的至少两个竖直层级的导电材料的竖直部分。所述堆叠的所述至少两个竖直层级包括一个金属层和一个绝缘层。所述一个绝缘层在所述一个金属层之下。
所述至少两个竖直层级可以包括所述堆叠中的至少三个竖直层级。所述至少三个竖直层级包括所述一系列金属层中的两个金属层和所述一系列绝缘层中的在所述两个金属层之间的一个绝缘层。所述两个金属层可以包括下金属层和中间金属层。半导体集成电路还可以包括在所述一系列金属层中的上金属层中的上电力供应迹线以及在上电力供应迹线与电源轨的竖直部分之间延伸的通路。所述两个金属层可以包括中间金属层和上金属层。半导体集成电路可以包括在所述多个金属层中的下金属层中的下电力供应迹线以及在电源轨的竖直部分与下电力供应迹线之间延伸的通路。所述堆叠的所述至少三个竖直层级可以包括三个金属层和两个绝缘层，所述三个金属层可以包括下金属层、中间金属层和上金属层。
所述至少一个电源轨的导电材料的竖直部分可以不包括通路。
半导体集成电路还可以包括在导电材料的竖直部分周围延伸的衬层。该衬层不延伸穿过导电材料的竖直部分。
电源轨的竖直部分可以表现出实质上等于导电材料的体电阻的电阻。
所述至少一个电源轨的导电材料可以包括金属。所述至少一个电源轨的填充导体可以是包括cu、co、ru或其组合的金属。
本公开还针对形成用于半导体集成电路的电源轨的各种方法。在一个实施方式中，该方法包括：蚀刻在衬底上的具有交替的金属层和绝缘层的堆叠以在堆叠中形成空腔；以及通过在空腔中沉积导电材料而形成电源轨。电源轨包括连续地延伸穿过所述堆叠的至少三个竖直层级的导电材料的竖直部分。所述至少三个竖直层级包括两个金属层和在所述两个金属层之间的一个绝缘层。
蚀刻所述堆叠可以包括单个蚀刻任务。
该方法还可以包括在沉积导电材料之前形成衬层。
形成电源轨的任务可以包括在沉积导电材料之后的化学机械平坦化。
形成电源轨可以包括掩模任务。
形成电源轨可以包括单个图案化任务、或曝光-蚀刻-曝光-蚀刻(lele)系列、自对准双图案化(sadp)系列或自对准四图案化(saqp)系列。
导电材料可以包括金属诸如cu、co、ru或其组合。
根据本公开的另一实施方式的一种形成用于半导体集成电路的电源轨的方法包括：蚀刻衬底上的具有交替的金属层和绝缘层的堆叠以在堆叠中形成空腔；以及通过在空腔中沉积导电材料而形成电源轨。电源轨包括连续地延伸穿过所述堆叠的至少两个竖直层级的导电材料的竖直部分。所述至少两个竖直层级包括一个金属层和一个绝缘层。蚀刻所述堆叠包括单个光刻任务。
本发明内容被提供来介绍在以下的具体实施方式中进一步描述的本公开的实施方式的特征和构思的选择。本发明内容不旨在确认所要求保护的主题的要点或必需特征，也不旨在被用于限制所要求保护的主题的范围。所描述的特征中的一个或更多个可以与一个或更多个其它描述的特征结合从而提供可使用的器件。
附图说明
当结合下面的附图考虑时，通过参照下面的详细描述，本公开的实施方式的这些和其它的特征以及优点将变得更加明显。在附图中，相同的附图标记在整个附图中用于指代相同的特征和部件。这些附图不必按比例绘制。
图1a-图1b是包括现有技术的电源轨的半导体集成电路的示意性截面图，该现有技术的电源轨包括使分离的金属层级互连的一系列通路；
图2a-图2b分别是根据本公开的一个实施方式的包括电源轨的半导体集成电路的示意性平面图和截面图；
图3是根据本公开的另一实施方式的包括电源轨的半导体集成电路的示意性截面图；
图4是根据本公开的另一实施方式的包括电源轨的半导体集成电路的示意性截面图；
图5是根据本公开的另一实施方式的包括电源轨的半导体集成电路的示意性截面图；以及
图6a-图6b绘出根据本公开的一个实施方式的形成具有电源轨的半导体集成电路的方法的任务的示意性截面图。
具体实施方式
本公开涉及半导体集成电路的各种实施方式，该半导体集成电路包括用于向该集成电路中的基于标准单元的逻辑块供应电力(例如vss、vdd、gnd)的电源轨结构。本公开的电源轨结构配置为减少电致迁移(em)退化和电压(ir)降，其被配置为提高产品频率。本公开的电源轨结构包括导电材料的竖直部分，该导电材料的竖直部分连续地延伸穿过堆叠中的至少两个竖直层级(例如，导电材料的竖直部分连续地延伸穿过两个金属层(诸如金属层m0和m1)以及在这两个金属层之间的一个绝缘层)。因此，根据本公开的各种实施方式的电源轨结构用连续地延伸穿过集成电路的至少两个竖直层级的单个块体金属填充结构代替一个或更多个迹线和一个或更多个通路。
提供连续地延伸穿过至少两个竖直层级的电源轨结构减少了密集通路的使用。减少密集通路的使用降低了总轨道电阻，并减轻了在集成电路制造期间对激进图案化的需求。此外，提供连续地延伸穿过至少两个竖直层级的电源轨结构减少了高电阻衬层的使用，该高电阻衬层通常围绕常规电源轨结构中的相邻的金属和通路层(例如，在常规的电源轨结构中，高电阻衬层(107、108和109)围绕每个双镶嵌层级，诸如上金属层m2中的迹线和上通路v1或者中间金属层m1中的金属短柱102和下通路v0，这增加了电源轨结构的总电阻)。此外，与常规电源轨结构相比，提供连续地延伸穿过至少两个竖直层级的电源轨结构增大了电源轨结构的几何尺寸，并且电源轨结构的增大的几何尺寸会导致导电材料表现出与导电材料(例如铜)的体电阻特性相等或基本上相等的电阻。相反地，常规电源轨结构中使用的导电材料的相对较小的几何形状导致导电材料表现出比导电材料的体电阻特性大的电阻(例如导电材料的体电阻的大约两倍)。
包括本公开的电源轨结构的半导体集成电路配置为具有增加的空间可用于信号路由，因为与包括常规电源轨的半导体集成电路相比，电源轨可以制作得更窄，并且连接到电源轨的竖直带(strap)可以以宽松的节距制造。此外，本公开的电源轨结构能够实现单元高度降低和/或改善的ac品质因数(fom)和dcfom(例如更高的ieff)。
在下文，将参照附图更详细地描述示例实施方式，其中相同的附图标记始终表示相同的元件。然而，本发明可以以各种不同的形式实施，而不应被解释为仅限于这里示出的实施方式。更确切地，这些实施方式作为示例提供，使得本公开将透彻和完整，并将本发明的方面和特征充分地传达给本领域技术人员。因此，可以不描述对于本领域普通技术人员来说完全理解本发明的方面和特征不需要的工艺、元件和技术。除非另外地指出，否则在整个附图和书面描述中，相同的附图标记表示相同的元件，因此，可以不重复其描述。
在附图中，为了清楚，元件、层和区域的相对尺寸可以被夸大和/或简化。为了便于说明，这里可以使用空间关系术语诸如“在……下”、“在……下面”、“下”、“在…之下”、“在…之上”、“上”等来描述如附图中所示的一个元件或特征与另一个(些)元件或特征的关系。将理解，除了附图中绘出的取向之外，空间关系术语旨在涵盖装置在使用或操作中的不同取向。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下”或“下面”或“之下”的元件将会取向为“在”其它元件或特征“之上”。因此，示例术语“在……下面”和“在……之下”可以涵盖之上和之下两种取向。装置可以另外地取向(例如，旋转90度或处于其它的取向)，这里使用的空间关系描述符应当被相应地解释。
将理解，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因此，下面描述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而没有脱离本发明的精神和范围。
将理解，当一元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在该另一元件或层上、直接连接到或直接联接到该另一元件或层，或者可以存在一个或更多个居间元件或层。此外，还将理解，当一元件或层被称为“在”两个元件或层“之间”时，它可以是这两个元件或层之间的唯一元件或层，或者还可以存在一个或更多个居间元件或层。
这里使用的术语是为了描述特定实施方式的目的，而不意在限制本发明。当在这里使用时，单数形式“一”和“一个”旨在也包括复数形式，除非上下文另外清楚地指示。还将理解，当在本说明书中使用时，术语“包含”、“包含……的”、“包括”和“包括……的”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。当在这里使用时，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。诸如“…中的至少一个”的表述，当在一列元件之后时，修饰整列元件，而不修饰该列中的单个元件。
当在这里使用时，术语“基本上”、“约”和类似术语用作近似术语而不用作程度的术语，并且旨在说明测量值或计算值的固有变化，如本领域普通技术人员将识别到的。此外，当描述本发明的实施方式时“可以”的使用是指“本发明的一个或更多个实施方式”。当在这里使用时，术语“使用”、“使用……的”和“被……使用”可以被认为分别与术语“利用”、“利用……的”和“被……利用”同义。此外，术语“示范性”旨在表示示例或说明。
除非另外地限定，否则这里使用的所有术语(包括技术术语和科学术语)都具有与本发明所属的领域中的普通技术人员通常理解的相同的含义。还将理解的，术语(诸如在通用字典中定义的那些术语)应当被解释为具有与它们在相关技术和/或本说明书的上下文中的含义一致的含义，而不应被解释为理想化或过于形式的意义，除非这里明确地如此限定。
现在参照图2a-图2b，根据本公开的一个实施方式的半导体集成电路200包括标准单元块201，该标准单元块201包括至少两个标准单元202、203和电源轨204，该电源轨204横向地跨过或延伸越过两个标准单元202、203的边界。电源轨204配置为向集成电路200中的至少两个标准单元202、203供应电力(例如vss、vdd、gnd)。标准单元202、203可以是任何类型的单元，诸如例如反相器、与非门、或非门、计数器、触发器或其它逻辑电路。标准单元202、203可以具有不同的器件架构，诸如例如基于鳍或片的器件(例如finfet或纳米片fet，诸如水平纳米片fet或垂直fet)。在整个附图中，标准单元202、203被示意性地绘出，并且为了简单，省略了标准单元202、203的部件(例如源/漏电极和栅极)。
在所示的实施方式中，半导体集成电路200包括交替布置在衬底206上的堆叠205中的一系列金属层和一系列绝缘通路层。在所示的实施方式中，堆叠205包括在衬底206上的最下面的金属层m0、在最下面的金属层m0上的下绝缘层207、在下绝缘层207上的第二金属层(或中间金属层)m1、在第二金属层m1上的第二绝缘层208、以及在第二绝缘层208上的第三金属层(或上金属层)m2。
电源轨204包括连续地延伸穿过堆叠205的至少两个竖直层的导电材料的连续竖直部分209。在图2a-图2b所示的实施方式中，电源轨204的连续竖直部分209连续地延伸穿过最下面的金属层m0、下绝缘层207和第二金属层m1(即，电源轨204的连续竖直部分209连续地延伸穿过两个金属层和一个绝缘通路层)。另外，在所示的实施方式中，半导体集成电路200包括围绕电源轨204的导电材料的连续竖直部分209延伸的衬层210。衬层210不延伸穿过(例如，分开)电源轨204的连续竖直部分209。
因此，图2a-图2b所示的电源轨204的实施方式的连续竖直部分209替代如在例如图1a-图1b中示出的常规电源轨结构中的下金属层m0中的下电力供应迹线101、金属层m1中的金属短柱102以及在下电力供应迹线101和金属短柱102之间延伸的下通路v0。此外，图2a-图2b中示出的电源轨204的实施方式的连续竖直部分209去除了常规电源轨结构中的衬层107的使下电力供应迹线101与下通路v0分离的部分。以此方式，电源轨204的连续地延伸穿过堆叠205的三个竖直层的导电材料的连续竖直部分209减少了连接如例如在图1a-1b中示出的现有技术的集成电路中的分离的金属层级的衬层和通路的使用。
与常规电源轨相比，去除高电阻通路和部分衬层降低了本公开的电源轨204的总电阻。另外，与常规电源轨结构相比，去除通路增大了电源轨204的几何尺寸(例如体积)，并且电源轨结构204的增大的几何尺寸(例如体积)使得连续竖直部分209表现出与连续竖直部分209的导电材料的体电阻特性相等或基本上相等的电阻。相反地，常规电源轨结构中使用的金属短柱和下金属层m0中的下电力供应迹线的相对较小的几何形状导致导电材料表现出比金属短柱和下电力供应迹线的导电材料的体电阻特性大的电阻(例如，是导电材料的体电阻的大约两倍)。减少密集通路的使用也减轻了在集成电路的制造期间对激进图案化的需要。
另外，在所示的实施方式中，电源轨204包括在上金属层m2中的上电力供应迹线211(例如最上面的迹线)以及在电源轨204的连续竖直部分209与上电力供应迹线211之间延伸的第二通路v1(例如最上面的通路)。在示出的实施方式中，集成电路200还包括围绕上电力供应迹线211和第二通路v1的双镶嵌层级的衬层212。在一个或更多个实施方式中，诸如在高密度(hd)标准单元中，可以从电源轨204省略第二通路v1和上电力供应迹线211，以腾出上金属层m2中的布线。
电源轨204的连续竖直部分209的导电材料可以是金属。在一个或更多个实施方式中，电源轨204的连续竖直部分209的导电材料(即填充导体)可以是铜(cu)、钴(co)、钌(ru)或其组合。
在一个或更多个实施方式中，电源轨的连续竖直部分可以连续地延伸穿过堆叠中的任何其它数量的金属层和绝缘层。例如，图3绘出半导体集成电路的实施方式，其中电源轨301包括连续地延伸穿过最下面的金属层m0、在最下面的金属层m0上的下绝缘层303、在下绝缘层303上的第二金属层m1、在第二金属层m1上的第二绝缘层304以及在第二绝缘层304上的第三金属层m2的导电材料(例如铜(cu)、钴(co)、钌(ru)或其组合)的连续竖直部分302(即，电源轨301的连续竖直部分302连续地延伸穿过三个金属层和两个绝缘通路层)。另外，在所示的实施方式中，电源轨301包括围绕电源轨301的导电材料的连续竖直部分302延伸的衬层305。衬层305不延伸穿过(例如，分开)电源轨301的连续竖直部分302。
因此，图3所示的电源轨301的实施方式的连续竖直部分302代替如例如在图1a-图1b中所示的常规电源轨结构中的在下金属层m0中的下电力供应迹线101、金属层m1中的金属短柱102、上金属层m2中的上电力供应迹线103、在下电力供应迹线101和金属短柱102之间延伸的下通路v0以及在金属短柱102和上电力供应迹线103之间延伸的上通路v1。另外，图3所示的电源轨301的实施方式的连续竖直部分302去除了常规电源轨结构中的衬层的使下电力供应迹线101与下通路v0分离的部分和使金属短柱102与上通路v1分离的部分。以这种方式，电源轨301的连续地延伸穿过堆叠的五个竖直层的导电材料的连续竖直部分302减少了连接分离的金属层级(如例如在图1a-图1b中示出的现有技术的集成电路中)的衬层和通路的使用。
与常规电源轨相比，去除高电阻通路和部分衬层降低了本公开的电源轨301的总电阻。另外，与常规电源轨结构相比，去除通路增大了电源轨301的几何尺寸(例如体积)，并且电源轨结构301的增大的几何尺寸(例如体积)使连续竖直部分302表现出等于或基本上等于连续竖直部分302的导电材料的体电阻特性的电阻。相反地，常规电源轨结构中使用的下电力供应迹线101、金属短柱102和上电力供应迹线103的相对较小的几何尺寸导致导电材料表现出大于下电力供应迹线101、金属短柱102和上电力供应迹线103的导电材料的体电阻特性的电阻(例如，是导电材料的体电阻的大约两倍)。减少密集通路的使用也减轻了在集成电路的制造期间对激进图案化的需要。
图4绘出半导体集成电路的实施方式，其中电源轨401包括连续地延伸穿过第二金属层m1、在第二金属层m1上的上绝缘层403和在上绝缘层403上的第三金属层m2的导电材料(例如铜(cu)、钴(co)、钌(ru)或其组合)的连续竖直部分402(即，电源轨401的连续竖直部分402连续地延伸穿过两个金属层和一个绝缘通路层)。电源轨401还包括下绝缘层404中的连接到连续竖直部分402的下通路v0。
在所示的实施方式中，半导体集成电路还包括围绕电源轨401的导电材料的连续竖直部分402延伸的衬层405。衬层405不延伸穿过(例如，分开)电源轨401的连续竖直部分402。另外，在所示的实施方式中，电源轨401包括在最下面的金属层m0中的下电力供应迹线406(例如最下面的迹线)以及围绕下电力供应迹线406和连接到下电力供应迹线406的接触ca的镶嵌层级的衬层407。
图4所示的电源轨401的配置可以被使用而没有在最下面的金属层m0上的电源轨。在这种情况下，增加的m0信号路由资源是可获得的。
因此，图4所示的电源轨401的实施方式的连续竖直部分402代替如例如在图1a-1b中示出的常规电源轨结构中的金属层m1中的金属短柱102、上金属层m2中的上电力供应迹线103以及在金属短柱102和上电力供应迹线103之间延伸的上通路v1。另外，图4所示的电源轨401的实施方式的连续竖直部分402去除了常规电源轨结构中的衬层的使金属短柱102与上通路v1分离的部分。以此方式，电源轨401的连续地延伸穿过堆叠的三个竖直层的导电材料的连续竖直部分402减少了连接分离的金属层级的衬层和通路(如例如在图1a-1b中示出的现有技术的集成电路中)的使用。
如上所述，与常规电源轨相比，去除高电阻通路和部分衬层降低了本公开的电源轨401的总电阻。另外，与常规电源轨结构相比，去除通路增大了电源轨401的几何尺寸(例如体积)，并且电源轨结构401的增大的几何尺寸(例如体积)导致连续竖直部分402表现出等于或基本上等于连续竖直部分402的导电材料的体电阻特性的电阻。相反地，常规电源轨结构中使用的金属短柱102和上电力供应迹线103的相对较小的几何形状导致导电材料表现出大于金属短柱102和上电力供应迹线103的导电材料的体电阻特性的电阻(例如，是导电材料的体电阻的大约两倍)。减少密集通路的使用也减轻了在集成电路的制造期间对激进的图案化的需要。
图5绘出半导体集成电路的实施方式，其中电源轨501包括连续地延伸穿过下绝缘层503和在下绝缘层503上的中间金属层m1的导电材料(例如铜(cu)、钴(co)、钌(ru)或其组合)的连续竖直部分502(即，电源轨501的连续竖直部分502连续地延伸穿过一个金属层和一个绝缘通路层)。
在所示的实施方式中，半导体集成电路还包括围绕电源轨501的导电材料的连续竖直部分502延伸的衬层504。衬层504不延伸穿过(例如，分开)电源轨501的连续竖直部分502。另外，在所示的实施方式中，电源轨501包括在最下面的金属层m0中的下电力供应迹线505(例如最下面的迹线)以及围绕下电力供应迹线505和连接到下电力供应迹线505的接触ca的镶嵌层级的衬层506。在所示的实施方式中，电源轨501还包括在上金属层m2中的上电力供应迹线507(例如最上面的迹线)以及围绕上电力供应迹线507和上绝缘层509中的连接到上电力供应迹线507的上通路v1的双镶嵌层级的衬层508。
因此，图5所示的电源轨501的实施方式的连续竖直部分502代替常规电源轨结构(如例如图1a-1b中所示)的金属层m1中的金属短柱102和连接到该金属短柱102的下通路v0。以这种方式，电源轨501的连续地延伸穿过堆叠的两个竖直层的导电材料的连续竖直部分502减少了如例如在图1a-1b中示出的现有技术的集成电路中的连接分离的金属层级的通路的使用。
如上所述，与常规电源轨相比，去除高电阻通路降低了本公开的电源轨501的总电阻。另外，与常规电源轨结构相比，去除通路增大了电源轨501的几何尺寸(例如体积)，并且电源轨结构501的增大的几何尺寸(例如体积)使连续竖直部分502表现出等于或基本上等于连续竖直部分502的导电材料的体电阻特性的电阻。相反地，常规电源轨结构中使用的金属短柱102的相对较小的几何形状导致导电材料表现出大于金属短柱102的导电材料的体电阻特性的电阻(例如，是该导电材料的体电阻的大约两倍)。减少密集通路的使用也减轻了在集成电路的制造期间对激进图案化的需要。
与包括常规电源轨结构(例如图1a-1b中绘出的常规电源轨结构)的单元相比，通过使上层级路由轨道(例如第三金属层m2)仅用于信号路由，包括这里描述的电源轨的实施方式(例如图2a-2b、图3、图4或图5中绘出的电源轨的实施方式)的单元架构可以实现集成电路尺寸的减小。包括这里描述的电源轨的实施方式的单元架构由于电源轨与源极/漏极(s/d)区域之间的较低寄生电阻和/或减小的单元高度而实现了改善的dcfom(例如，较高的ieff)和/或acfom(例如，在iso功率的较高频率)，这能够实现后段制程(beol)走线长度的减小以及与单元之间的beol走线长度相关联的寄生电容(cpara)或寄生电阻(rpara)的相应减小。与常规的电源轨相比，包括这里描述的具有相对窄的宽度的电源轨的实施方式的单元架构能够具有更多的仅用于信号路由的路由轨道，这能够与常规单元架构相比增大路由轨道的间距，同时实现与常规单元架构相同或减小的单元高度。由于增大的线宽度和/或增大的路由轨道间距，包括这里描述的电源轨的实施方式的单元架构可以与常规单元架构相比具有增大的路由轨道节距，这使得能够减小与路由轨道内或之间的材料相关的rpara或cpara。由于比常规单元架构低的rpara，包括这里描述的电源轨的实施方式的单元架构能够实现改善的dcfom和/或改善的acfom，其与不具有通路的大表面电源轨结构连接相关。由于因为减少了信号路由的堵塞引起的比常规单元架构低的rpara和cpara，包括这里描述的电源轨的实施方式的单元架构能够实现改善的dcfom和/或改善的acfom。由于与路由轨道相关的比常规单元架构低的rpara和cpara以及在电源轨与源极/漏极区域之间的较低的rpara和/或减小的单元高度，包括这里描述的电源轨的实施方式的单元架构能够实现改善的dcfom和/或改善的acfom，从而能够减小单元之间的beol走线长度。与常规单元架构相比，由于例如减小了单元高度、减少了用于电力分配的上层级路由轨道的数量和/或增大了上层级路由轨道的节距，包括这里描述的电源轨的实施方式的单元架构能够实现改善的dcfom和/或改善的acfom。
图6a-图6b示出根据本公开的一个实施方式的制造用于半导体集成电路的图3的电源轨301的方法。如图6a所示，该方法包括在衬底604上蚀刻具有交替的金属层m0、m1、m2和绝缘通路层602、603的堆叠601以在堆叠601中形成深沟槽或空腔605(例如，执行高深宽比电介质蚀刻)的任务。蚀刻堆叠601的任务可以通过任何合适的工艺或技术来执行，诸如例如光刻、侧壁图像转印或干法刻蚀。蚀刻堆叠601以形成空腔605的任务可以包括单个蚀刻任务或者两个或更多个蚀刻任务。在一个或更多个实施方式中，蚀刻具有交替的金属层的堆叠601可以指的是蚀刻金属层中的绝缘材料，使得金属可以随后沉积在蚀刻的空腔中。沟槽或空腔605竖直地延伸穿过堆叠601的两层或更多层。空腔605的深度(即，空腔605延伸穿过的层)可以根据电源轨的期望配置来选择。例如，在所示的实施方式中，空腔605延伸穿过上金属层m2、上绝缘通路层603、中间金属层m1、下绝缘通路层602和下金属层m0(即，空腔605一直向下延伸到衬底604)。在一个或更多个实施方式中，空腔605可以仅延伸穿过上金属层m2、上绝缘通路层603和中间金属层m1。在一个或更多个实施方式中，空腔605可以仅延伸穿过下金属层m0、下绝缘通路层602和中间金属层m1。在一个或更多个实施方式中，空腔605可以仅延伸穿过中间金属层m1和下绝缘通路层602。
现在参照图6b，该方法还包括通过在空腔605中沉积导电材料606来形成图3的电源轨301的任务。将导电材料606沉积在空腔605中的任务可以包括单个沉积任务，并可以通过现有技术中的现在已知的或之后开发的任何合适的技术或工艺来执行。在一个或更多个实施方式中，形成电源轨301的任务可以包括额外的掩模任务。在一个或更多个实施方式中，导电材料可以是金属，诸如例如铜(cu)、钴(co)、钌(ru)或其组合。
在一个或更多个实施方式中，形成电源轨301的任务可以包括在空腔605中沉积导电材料606的任务之前形成衬层607(例如沉积衬层)的任务。另外，在一个或更多个实施方式中，形成电源轨301的任务可以在空腔605中沉积导电材料606的任务之后包括化学机械平坦化(cmp)的任务。在所示的实施方式中，cmp任务配置为处理沉积到空腔605中的导电材料606以具有与上金属层m2相同的拓扑(上表面水平面)。
在一个或更多个实施方式中，形成电源轨301的任务可以利用单个图案化的层来执行。在一个或更多个实施方式中，形成电源轨301的任务可以利用现在已知的或之后开发的任何适当的图案化技术来执行，诸如例如利用多重图案化技术(例如，曝光-蚀刻-曝光-蚀刻(lele)系列)或自对准图案化系列(诸如自对准双图案化(sadp)或自对准四图案化(saqp))。在一个或更多个实施方式中，形成电源轨301的任务可以与由电源轨301覆盖的最上面的金属层(例如m2)共用相同的沉积/填充任务和/或相同的cmp任务。
如图6b所示，图3的电源轨301包括连续地延伸穿过下金属层m0、下绝缘层602、中间金属层m1、上绝缘层603和上金属层m2的所沉积的导电材料606(例如金属，诸如cu、co、ru或其组合)的连续竖直部分608(即，电源轨301的连续竖直部分608延伸穿过三个金属层m0、m1、m2和两个绝缘层602、603)。在一个或更多个实施方式中，取决于在蚀刻堆叠601的任务期间形成的空腔605的构造(例如深度)，电源轨的连续竖直部分608可以连续地延伸穿过任何其它数量的金属层和绝缘层。例如，在一个或更多个实施方式中，所沉积的材料606的连续竖直部分608可以连续地延伸穿过最下面的金属层m0、下绝缘通路层602和中间金属层m1(即，电源轨的连续竖直部分608延伸穿过两个金属层m0、m1和一个绝缘层602)。在一个或更多个实施方式中，所沉积的材料606的连续竖直部分608可以连续地延伸穿过中间金属层m1、上绝缘通路层603和上金属层m2(即，电源轨的连续竖直部分608延伸穿过两个金属层m1、m2和一个绝缘层603)。另外，在一个或更多个实施方式中，所沉积的材料606的连续竖直部分608可以连续地延伸穿过仅金属层m1和下绝缘层602(即，电源轨的连续竖直部分608延伸穿过一个金属层m1和一个绝缘层602)。根据本公开的方法形成的电源轨可以具有任何合适的配置，诸如例如以上参照图2a-图5中示出的实施方式描述的电源轨的任何配置。在一个或更多个实施方式中，可以形成两个或更多个电源轨，并可以以不同的深度形成不同的电源轨结构，例如以满足电压(ir)降和电致迁移(em)要求。
尽管已经参照示例实施方式描述了本发明，但是本领域技术人员将认识到，可以执行对所描述的实施方式的各种改变和修改，而都没有脱离本发明的精神和范围。而且，各种领域的技术人员将认识到，这里描述的本发明将提出对其它任务的方案和对于其它应用的适应。申请人意欲通过这里的权利要求书覆盖本发明的所有这样的使用，以及可对为了公开的目的而被选择的本发明的示例性实施方式进行的那些改变和修改，所有这些都没有脱离本发明的精神和范围。因此，本发明的示例实施方式应当在所有的方面被认为是说明性的而不是限制性的，本发明的精神和范围由权利要求书及其等同物来指示。
本申请要求于2017年3月20日提交的名称为“用于减小标准单元库的ir降和em退化的超级电源轨(superpowerrailtoreduceirdropandemdegradationofstandardcellblock)”的美国临时申请第62/474028号的优先权和权益，其全部内容通过引用结合于此。