本发明涉及虚拟现实技术领域，尤其涉及一种用于虚拟现实的显示芯片。
背景技术
虚拟现实技术(virtualreality简称vr)即通过计算机图形学、机电技术、电子技术等技术构造出一个模拟现实的模型并人机交互，产生和现实世界中相同的反馈信息，使人们得到与真实世界中同样的感受。这种技术的研究始于六十年代，由于该技术难度大，涉及的范围广，对计算机性能要求高，因此最早用于军用飞机飞行模拟及核反应研究。随着显示技术、高速图形加速处理技术、多媒体技术、跟踪系统技术等方面的迅速发展，以及并行处理技术、与传统程序设计方法所不同的面向对象的程序设计方法的发展，虚拟现实技术已逐渐应用到航空航天、建筑、医疗、教育、艺术、体育等领域中并开始普及化发展。
显示芯片作为虚拟显示的显示终端对于虚拟现实的实现和沉浸体验具有至关重要的作用。传统的用于虚拟现实的显示芯片综合效果差，这主要体现在：1、芯片大而笨重，携带不方便；2、分辨率低，清晰度差，近眼显示效果不好；3、成本高。
所以，提供一种新型用于虚拟现实的显示芯片成为我们要解决的问题。
技术实现要素：
为解决背景技术中的问题，本发明提出了一种用于虚拟现实的显示芯片。
为了实现上述目的，本发明采用了如下技术方案：
一种用于虚拟现实的显示芯片，所述用于虚拟现实的显示芯片，包括：一个单晶硅基底和一个驱动电路层、位于驱动电路层表面的一个键合区层、一个阴极像素层、一个彩色光发射层、一个透明共阳极层、一个单层薄膜封装层、和一个玻璃封盖。
优选的，所述单晶硅基底的尺寸小于1英寸。
优选的，所述驱动电路层所采用cmos集成电路工艺制成，其晶体管特征尺寸为0.90微米至0.35微米，支持双电压或多电压区域，模拟电路电压范围为-5v至+5v，数字电路电压为+1v至+5v；所述驱动电路层包含一个晶体管层、一个晶体管至金属连线层的连接孔层、一个或多个金属连线层，一个或多个金属连线层间的通孔层、一个位于阴极像素层之下的通孔和位于透明共阳极层之下通孔阵列。
优选的，所述阴极像素层介质为ag，阴极像素层采用pecvd法制备，采用光刻技术刻蚀成单个像素面积小于5微米×5微米，像素间隔小于1微米。
优选的，所述彩色光发射层为采用旋转涂覆、热蒸发、真空灌注、热转印或者转移方法制备具备自发光功能的发光二极管。
优选的，所述透明共阳极层为高功函数无机半导体材料的和高导电金属的混合膜，所述高功函数无极半导体材料选自氧化钼、氧化钨、五氧化二钒中的一种或多种，所述高导电金属选自金、银、铜、钛中的一种或多种，所述透明共阳极层的厚度为10-20nm。
优选的，所述的键合区层位于驱动电路层表面，所述键合区层用于向外引出电源、数据信号和测试信号，键合区层集中分布在单晶硅基底一侧以利于向外引线和封装。
优选的，所述的单层薄膜封装层为采用原子层沉积技术制备的tio2，所述的单层薄膜封装层的厚度为15-25nm，单层薄膜封装层制备前采用光刻工艺和pecvd的方法对所述键合区层上方生长一层聚酰亚胺薄膜对键合区层进行保护，防止由于单层薄膜封装层的制备造成键合区层的污染。
优选的，所述的玻璃封盖使用胶水封装于用于虚拟现实的显示芯片的最上层，可以将芯片除键合区层外的其余部位全部覆盖。
采用本发明所述的用于虚拟现实的显示芯片，具有以下有益效果：
（1）本发明的用于虚拟现实的显示芯片采用单晶硅作为基底，芯片的尺寸小于1英寸，有利于显示芯片与虚拟现实终端的集成，携带方便，便于实现虚拟现实设备的小型化和轻型化。
（2）本发明的用于虚拟现实的显示芯片的驱动电路层所采用cmos集成电路工艺制成，可利用晶圆工厂代工，大大降低了用于虚拟现实的显示芯片的设备投资成本，电路电压范围为在5v以内，功耗极低，有利于节约使用成本，提高虚拟现实设备终端的待机时间。
（3）本发明的用于虚拟现实的显示芯片采用倒置器件结构，像素电极为阴极，共电极为阳极，并且采用ag作为阴极像素层介质，有利于提高用于虚拟现实的显示芯片的寿命，同时避免了复杂的金属像素电极的制备过程，降低了芯片的成本，阴极像素层采用pecvd法制备，有利于实现大面积批量化生产，像素电极设计为单个像素面积小于5微米×5微米，像素间隔小于1微米，大大提高了显示芯片的分辨率，有利于提高显示效果，特别是近眼显示效果，增强虚拟现实设备的沉浸体验。
（4）本发明的用于虚拟现实的显示芯片，适用于多种彩色光发射层，具备自发光功能的发光二极管均可作为发光层，彩色发光层可采用旋转涂覆、热蒸发、真空灌注、热转印或者转移方法等多种方法制备，可选择的工艺多。
（5）本发明的用于虚拟现实的显示芯片，采用原子层沉积技术制备的tio2作为单层薄膜封装层，封装效果好，有利于提高显示芯片的寿命，且封装成本低，制备前采用光刻工艺和pecvd的方法对所述键合区层上方生长一层聚酰亚胺薄膜对键合区层进行保护，防止由于单层薄膜封装层的制备造成键合区层的污染，有利于后续打线等工艺的进行。
附图说明
图1为本发明的用于虚拟现实的显示芯片结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
参照图1，一种用于虚拟现实的显示芯片，包括：一个单晶硅基底101和一个驱动电路层102、位于驱动电路层102表面的一个键合区层103、一个阴极像素层104、一个彩色光发射层105、一个透明共阳极层106、一个单层薄膜封装层107、和一个玻璃封盖108；单晶硅基底101的尺寸0.6英寸；驱动电路层所102采用cmos集成电路工艺制成，其晶体管特征尺寸为90nm，支持双电压或多电压区域，模拟电路电压范围为-5v至+5v，数字电路电压为+1v至+5v；驱动电路层102包含一个晶体管层、一个晶体管至金属连线层的连接孔层、一个或多个金属连线层，一个或多个金属连线层间的通孔层、一个位于阴极像素层104之下的通孔和位于透明共阳极层106之下通孔阵列202；阴极像素层104介质为ag，阴极像素层104采用pecvd法制备，采用光刻技术刻蚀成单个像素面积3微米×3微米，像素间隔0.5微米；所述彩色光发射层105为采用热蒸发方法制备具备自发光功能的有机发光二极管；透明共阳极层106为高功函数无机半导体材料的和高导电金属的混合膜，所述高功函数无极半导体材料为氧化钼，所述高导电金属选银，所述透明共阳极层的厚度为15nm；所述的键合区层103位于驱动电路层102表面，键合区层103用于向外引出电源、数据信号和测试信号，键合区层103集中分布在单晶硅基底101一侧以利于向外引线和封装；所述的单层薄膜封装层107为采用原子层沉积技术制备的tio2，所述的单层薄膜封装层107的厚度为15nm，单层薄膜封装层制备前采用光刻工艺和pecvd的方法对所述键合区层103上方生长一层聚酰亚胺薄膜对键合区层103进行保护，防止由于单层薄膜封装层的制备造成键合区层103的污染；玻璃封盖108使用胶水封装于用于虚拟现实的显示芯片的最上层，可以将芯片除键合区层103外的其余部位全部覆盖。
实施例二
参照图1，一种用于虚拟现实的显示芯片，包括：一个单晶硅基底101和一个驱动电路层102、位于驱动电路层102表面的一个键合区层103、一个阴极像素层104、一个彩色光发射层105、一个透明共阳极层106、一个单层薄膜封装层107、和一个玻璃封盖108；单晶硅基底101的尺寸小于1英寸；驱动电路层所102采用cmos集成电路工艺制成，其晶体管特征尺寸为0.13微米，支持双电压或多电压区域，模拟电路电压范围为-5v至+5v，数字电路电压为+1v至+5v；驱动电路层102包含一个晶体管层、一个晶体管至金属连线层的连接孔层、一个或多个金属连线层，一个或多个金属连线层间的通孔层、一个位于阴极像素层104之下的通孔和位于透明共阳极层106之下通孔阵列202；阴极像素层104介质为ag，阴极像素层104采用pecvd法制备，采用光刻技术刻蚀成单个像素面积小于4微米×4微米，像素间隔0.4微米；所述彩色光发射层105为采用转移方法制备具备自发光功能的led；透明共阳极层106为高功函数无机半导体材料的和高导电金属的混合膜，所述高功函数无极半导体材料选自氧化钨，所述高导电金属选自钛中，所述透明共阳极层的厚度为10-20nm；所述的键合区层103位于驱动电路层102表面，键合区层103用于向外引出电源、数据信号和测试信号，键合区层103集中分布在单晶硅基底101一侧以利于向外引线和封装；所述的单层薄膜封装层107为采用原子层沉积技术制备的tio2，所述的单层薄膜封装层107的厚度为20nm，单层薄膜封装层制备前采用光刻工艺和pecvd的方法对所述键合区层103上方生长一层聚酰亚胺薄膜对键合区层103进行保护，防止由于单层薄膜封装层的制备造成键合区层103的污染；玻璃封盖108使用胶水封装于用于虚拟现实的显示芯片的最上层，可以将芯片除键合区层103外的其余部位全部覆盖。
实施例三
参照图1，一种用于虚拟现实的显示芯片，包括：一个单晶硅基底101和一个驱动电路层102、位于驱动电路层102表面的一个键合区层103、一个阴极像素层104、一个彩色光发射层105、一个透明共阳极层106、一个单层薄膜封装层107、和一个玻璃封盖108；单晶硅基底101的尺寸小于1英寸；驱动电路层所102采用cmos集成电路工艺制成，其晶体管特征尺寸为0.35微米，支持双电压或多电压区域，模拟电路电压范围为-5v至+5v，数字电路电压为+1v至+5v；驱动电路层102包含一个晶体管层、一个晶体管至金属连线层的连接孔层、一个或多个金属连线层，一个或多个金属连线层间的通孔层、一个位于阴极像素层104之下的通孔和位于透明共阳极层106之下通孔阵列202；阴极像素层104介质为ag，阴极像素层104采用pecvd法制备，采用光刻技术刻蚀成单个像素面积2.5微米×2.5微米，像素间隔0.2微米；所述彩色光发射层105为采用旋转涂覆、方法制备具备自发光功能的钙钛矿发光二极管；透明共阳极层106为高功函数无机半导体材料的和高导电金属的混合膜，所述高功函数无极半导体材料选自五氧化二钒，所述高导电金属选自铜，所述透明共阳极层的厚度为20nm；所述的键合区层103位于驱动电路层102表面，键合区层103用于向外引出电源、数据信号和测试信号，键合区层103集中分布在单晶硅基底101一侧以利于向外引线和封装；所述的单层薄膜封装层107为采用原子层沉积技术制备的tio2，所述的单层薄膜封装层107的厚度为25nm，单层薄膜封装层制备前采用光刻工艺和pecvd的方法对所述键合区层103上方生长一层聚酰亚胺薄膜对键合区层103进行保护，防止由于单层薄膜封装层的制备造成键合区层103的污染；玻璃封盖108使用胶水封装于用于虚拟现实的显示芯片的最上层，可以将芯片除键合区层103外的其余部位全部覆盖。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。