碳化硅肖特基器件及其制备方法与流程

本发明涉及宽禁带半导体材料制造工艺技术，尤其涉及一种碳化硅肖特基器件及其制备方法。

背景技术

因碳化硅材料固有的优点，使用碳化硅材料制成肖特基二极管器件具有较好的击穿电场和较好的击穿电压，可在高温下工作，正反向特性随温度和时间的变化很小，可靠性好。

但是，随着目前高铁、新能源汽车、工业等领域的使用需求，应用端对击穿电压的要求越来越高，传统碳化硅肖特基器件，通常通过不断增加n型外延区的厚度来增加击穿电压，但同时会导致导通电阻不断增加，系统整体功耗增加。

技术实现要素：

本发明要解决的技术问题是提供一种不增加导通电阻提高可以击穿电压的新型碳化硅肖特基器件及其制备方法。

为解决上述技术问题，本发明采用下述技术方案：所述碳化硅肖特基器件，包括：

第一导电类型的衬底；

形成在所述衬底的上表面的第二导电类型的第一外延层；

形成在所述第一外延层的上表面的第二导电类型的第二外延层；

形成在所述第二外延层的上表面的间隔设置的钝化层；

分别与间隔的所述钝化层相连且贯穿所述第二外延层和所述第一外延层且延伸至所述衬底的至少两个隔离结构；

形成在位于间隔的钝化层之间的第二外延层的上表面的阳极金属层；

与所述衬底的下表面连接的阴极金属层。

根据本发明的设计构思，本发明所述碳化硅肖特基器件还包括贯穿所述第一外延层的位于所述隔离结构之间的第一导电类型的埋层。

根据本发明的设计构思，本发明所述新型碳化硅肖特基器件还包括形成于所述第二外延层的内部与所述阳极金属层和所述隔离结构相连的第二导电类型的隔离区。

另外，本发明还提供所要求保护的新型碳化硅肖特基器件的制造方法，其包括如下步骤：

步骤s1：提供第一导电类型的衬底；

步骤s2：在所述衬底的上表面形成第二导电类型的第一外延层；

步骤s3：在所述第一外延层的上表面形成第一导电类型的第二外延层；

步骤s4：在所述第二外延层的上表面形成钝化层，在所述钝化层上表面进行刻蚀形成深槽窗口，对所述深槽窗口打开区域进行刻蚀，形成隔离结构沟槽，所述隔离结构沟槽贯穿所述第二外延层和所述第一外延层且延伸至所述衬底内，在所述隔离结构沟槽内填充二氧化硅形成隔离结构，在所述深槽窗口内填充钝化层材料形成钝化层；

步骤s5：在所述钝化层上选择性刻蚀，形成肖特基接触孔沟槽；在所述肖特基接触孔沟槽内和所述钝化层的上表面形成阳极金属层；

步骤s6：在所述衬底的下表面形成阴极金属层。

根据本发明的设计构思，本发明所述步骤s2中，还包括在所述第一外延层内形成第一导电类型的埋层。

据本发明的设计构思，本发明所述步骤s2中，形成所述埋层包括如下步骤：采用离子注入的方式对第二导电类型的第一外延层进行局部掺杂，并使得所述第二导电类型的第一外延层局部区域反型成为第一导电类型而形成所述第一导电类型的埋层。

据本发明的设计构思，本发明所述步骤s3中，还包括在所述第二外延层内形成第二导电类型隔离区，所述第二导电类型隔离区为环形结构。

据本发明的设计构思，本发明所述步骤s3中，形成所述第二导电类型隔离区包括如下步骤：采用离子注入的方式对第一导电类型的第二外延层进行局部掺杂，并使得所述第一导电类型的第二外延层局部区域反型成为第二导电类型而形成所述第二导电类型的隔离区。

据本发明的设计构思，本发明所述步骤s4中，还包括利用化学机械研磨将所述钝化层表面平坦化，所述隔离结构为环形结构。

据本发明的设计构思，本发明所述s5中，所述阳极金属层所用金属为钛或镍或铝。

本发明所述的碳化硅肖特基器件结构内设置有第二导电类型的第一外延层，与所述第一导电类型衬底和所述第一导电类型第二外延层形成寄生的三极晶体管，当肖特基器件正向导通时，通过设置合适的第一外延层浓度，便可将衬底电流进一步放大，大大提高了肖特基器件的正向电流能力。还有，本发明引入深槽隔离结构，相较于现有的沟槽隔离结构，其具有较高的深宽比，且贯穿所述第一外延层和所述第二外延层且延伸至所述衬底，且深槽隔离结构位置处于器件阳极金属层的外侧，起到很好的隔离作用。当肖特基器件处于反偏状态时，所述深槽隔离结构可以极大的承受电场，保证击穿不会发生在碳化硅表面，同时彻底避免了横向击穿，使得击穿只能发生在碳化硅体内纵向方向。增加深槽隔离结构后可以完全有效的利用第一导电类型第二外延层作为漂移区，使其完全耗尽，因此能够承受更高的电压，基于此原理，可以在导通电阻基本不变的前提下，实现更大的反向电压，降低功耗，提升器件性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的碳化硅肖特基器件的剖面结构示意图；

图2是图1中的碳化硅肖特基器件的制造方法的流程示意图；

图3至图14是本发明一实施例提供的碳化硅肖特基器件的形成过程的剖面结构示意图。

附图标记说明：10、衬底；20、第一外延层；20a、埋层；30、第二外延层；30a、隔离区；40、钝化层；40a、第一钝化层；40b、第二钝化层；50、隔离结构；50a、隔离结构沟槽；60、阳极金属层；60a、肖特基接触孔沟槽；70、阴极金属层。

具体实施方式

为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

下面，结合附图以及具体实施方式，对本发明做进一步描述：

如图1所示，本发明提供一种新型碳化硅肖特基器件，包括

第一导电类型的衬底10；

形成在所述衬底10的上表面的第二导电类型的第一外延层20；

形成在所述第一外延层20的上表面的第二导电类型的第二外延层30；

形成在所述第二外延层20的上表面的间隔设置的钝化层40；

分别与间隔的所述钝化层40相连且贯穿所述第二外延层30和所述第一外延层20且延伸至所述衬底10的至少两个隔离结构50；

形成在位于间隔的钝化层40之间的第二外延层30的上表面的阳极金属层60；

与所述衬底10的下表面连接的阴极金属层70。

所述碳化硅肖特基器件结构内设置有第二导电类型的第一外延层20，与所述第一导电类型衬底10和所述第一导电类型第二外延层30形成寄生的三极晶体管，当肖特基器件正向导通时，通过设置合适的第一外延层20浓度，便可将衬底10电流进一步放大，大大提高了肖特基器件的正向电流能力。进一步地，本发明引入隔离结构50，相较于现有的沟槽隔离结构，其具有较高的深宽比，且贯穿所述第一外延层20和所述第二外延层30且延伸至所述衬底10，且隔离结构50位置处于器件阳极金属层60的外侧，起到很好的隔离作用，当肖特基器件处于反偏状态时，所述隔离结构50可以极大的承受电场，保证击穿不会发生在碳化硅表面，同时彻底避免了横向击穿，使得击穿只能发生在碳化硅体内纵向方向。增加隔离结构50后可以完全有效的利用第二外延层30作为漂移区，使其完全耗尽，因此能够承受更高的电压，基于此原理，可以在导通电阻基本不变的前提下，实现更大的反向电压，降低功耗，提升肖特基器件的性能。

优选地本发明所述碳化硅肖特基器件结构还包括贯穿所述第一外延层20的位于所述隔离结构50之间的第一导电类型的埋层20a。增加所述埋层20a可以为电流提高低阻通道，减少所述寄生三极晶体管的串联电阻。

优选地本发明所述碳化硅肖特基器件结构还包括形成于所述第二外延层30的内部与所述阳极金属层60和所述隔离结构50相连的第二导电类型的隔离区30a。增加所述隔离区30a，可增大有源区肖特基接触面积，增大导通路径，提高器件的正向导通电流，降低导通电阻，缓解了肖特基器件正向导通电阻和反向击穿电压相互制约的问题。

如图2-14所示，本发明提供一种新型碳化硅肖特基器件的制备方法，包括如下步骤：

步骤s1：提供第一导电类型的衬底10；

步骤s2：在所述衬底10的上表面形成第二导电类型的第一外延层20；

步骤s3：在所述第一外延层20的上表面形成第一导电类型的第二外延层30；

步骤s4：在所述第二外延层30的上表面上形成钝化层40，在所述钝化层40的上表面进行刻蚀以形成深槽窗口，对所述深槽窗口的打开区域进行刻蚀，形成隔离结构沟槽50a，所述隔离结构沟槽50a贯穿所述第二外延层30和所述第一外延层20且延伸至所述衬底10内；在所述隔离结构沟槽50a内填充二氧化硅形成隔离结构50，在所述深槽窗口内填充钝化层材料形成钝化层40；

步骤s5：在所述钝化层40上选择性刻蚀，形成肖特基接触孔沟槽60a；在所述肖特基接触孔沟槽60a内和所述钝化层40的上表面形成与第二外延层30接触的阳极金属层60；

步骤s6：形成在与所述衬底10的下表面接触的阴极金属层70。

下面参照附图3-14，对所述碳化硅肖特基器件的制造方法加以详细阐述。

为方便后面的描述，特在此说明：所述第一导电类型可以为n型，那么，所述第二导电类型为p型，反之，所述第一导电类型也可以为p型，相应的，所述第二导电类型为n型。在接下来的实施例中，均以所述第一导电类型为n型及所述第二导电类型为p型为例进行描述，但并不对此进行限定。

请参照图3，执行步骤s1：提供衬底10。所述衬底10作为肖特基器件的载体，主要起到支撑作用。所述衬底10为碳化硅衬底。碳化硅(sic)作为第三代宽禁带半导体材料，其具有不同于传统硅半导体材料的诸多特点，其能带间隙为硅的2.8倍，达到3.09电子伏特；碳化硅的绝缘击穿场强为硅的5.3倍，高达3.2mv/cm；碳化硅的导热率是硅的3.3倍，为49w/cm·k，因此在高压功率器件领域，碳化硅器件表现出优异的性能。

具体地，所述衬底10为第一导电类型，在本实施例中，所述第一导电类型为n型，因此所述衬底10为n型半导体。所述n型衬底10可以通过碳化硅掺杂氮元素或磷元素形成，在此不作限定。在所述碳化硅掺杂氮元素时，以氮气(n2)作为掺杂源；在所述碳化硅掺杂磷元素时，以磷化氢(ph3)作为掺杂源。

更具体地，所述n型衬底10为重掺杂的n+衬底10。重掺杂的作用是降低所述衬底10的电阻，因为所述衬底10的背面作为电极引出端，降低其电阻可以提高所述肖特基器件的响应速度和电流能力，增加其应用范围。优选地，所述n+衬底10的电阻率为0.001-0.005ω·cm。

请参照图4和图5，执行步骤s2：在所述衬底10的上表面生长第一外延层20。

具体地，所述第一外延层20为第二导电类型，在本实施例中，所述第一导电类型为n型，因此第一外延层20为p型半导体。所述p型第一外延层20可以通过碳化硅掺杂硼元素或铝元素形成，在此不作限定。在所述碳化硅掺杂硼元素时，以乙硼烷(b2h6)作为掺杂源；在所述碳化硅掺杂铝元素时，以三甲基铝(tma)或氯化铝(alcl3)作为掺杂源。优选地，所述p型第一外延层20电阻率为20-30ω·cm，厚度为2μm。

增加p型第一外延层20可以和其一侧表面的n型衬底10以及后续在另一侧生长的n型第二外延层30之间形成寄生npn晶体管，当肖特基器件正向导通时，此寄生npn晶体管开始工作，可以将n型衬底的电流进一步放大，大大提高了此肖特基器件的正向电流能力，扩大器件的应用范围。

进一步地，在所述第一外延层20内形成第一导电类型的埋层20a。所述埋层20a贯穿第一外延层20的中部。在本实施例中，所述第一导电类型为n型，因此所述埋层20a为n型半导体。所述n型埋层20a可以通过在所述第一外延层20中掺杂元素或磷元素形成，在此不作限定。在所述碳化硅掺杂氮元素时，以氮气(n2)作为掺杂源；在所述碳化硅掺杂磷元素时，以磷化氢(ph3)作为掺杂源。

具体地，所述掺杂方式有热扩散和离子注入。在本实施例中优选采用离子注入的方法。所述离子注入具有纯度高，均匀度好，能精确控制注入剂量和深度，温度较低，不易发生热缺陷，能够利用光刻胶或金属作为掩膜进行选择性区域注入等多重优点。

更具体地，形成所述埋层20a包括如下步骤：在所述p型外延层20表面覆盖一层光刻胶(图未示)，之后采用具有所述埋层20a图形的掩膜版作为掩膜对所述光刻胶进行曝光，再进行显影，在所述光刻胶层上形成于所述埋层20a图形一致的窗口；以所述光刻胶层作为掩膜，采用离子注入的方式从所述光刻胶层的窗口对所述p型第一外延层20进行局部掺杂，并使得所述p型第一外延层20局部区域反型称为n型，即形成所述n型埋层20a。增加n型埋层20a可以为电流提高低阻通道，减少所述npn晶体管的串联电阻。

请参照图6和图7，执行步骤s3，在所述第一外延层20的上表面生长第二外延层30，所述第二外延层30也覆盖在所述埋层20a表面。所述第二外延层30为碳化硅外延层。

具体地，所述第二外延层30为第一导电类型，在本实施例中，所述第一导电类型为n型，因此第二外延层为n型半导体。所述n型第二外延层30可以通过碳化硅掺杂氮元素或磷元素形成。在所述碳化硅掺杂氮元素时，以氮气(n2)作为掺杂源；在所述碳化硅掺杂磷元素时，以磷化氢(ph3)作为掺杂源。在本实施例中，优选掺杂氮离子。

更具体地，所述n型第二外延层30为轻掺杂的n-第二外延层30。轻掺杂的目的是保证所述第二外延层30具有较大的电阻值以使得其可以承受较大的电压，从而提升所述肖特基器件的击穿电压。此外，还可以通过增大所述第二外延层30的厚度来提升所述第二外延层30承受电压的能力。优选地，本实施例中，所述第二外延层30中掺杂氮离子的浓度为1e13～1e15cm^-3，所述第二外延层30的厚度为10-20μm，在该范围内可以实现击穿电压为1200～1200v。

进一步地，在所述第二外延层30内形成第二导电类型隔离区30a。所述第二导电类型隔离区30a为环形结构，所述隔离区30a全部埋入所述第二外延层30内，所述隔离区30a厚度为0.5～1μm。

具体地，所述隔离区30a为第二导电类型，在本实施例中，所述第二导电类型为p型，因此所述隔离区为p型隔离区30a。所述p型隔离区30a可以通过碳化硅掺杂硼元素或铝元素形成，在此不作限定。在所述碳化硅掺杂硼元素时，以乙硼烷(b2h6)作为掺杂源；在所述碳化硅掺杂铝元素时，以三甲基铝(tma)或氯化铝(alcl3)作为掺杂源。优选地，本实施例中，选择掺杂铝离子，所述隔离区30a中掺杂铝离子的浓度为5e16-1e19cm^-3。

更具体地，形成所述p型隔离区30a包括如下步骤：在所述n型第二外延层30表面覆盖一层光刻胶(图未示)，之后采用具有所述p型隔离区30a图形的掩膜版作为掩膜对所述光刻胶进行曝光，再进行显影，在所述光刻胶层上形成于所述隔离区30a图形一致的窗口；以所述光刻胶层作为掩膜，采用离子注入的方式从所述光刻胶层的窗口对所述n型第二外延层30进行局部掺杂，并使得所述n型第二外延层30局部区域反型为p型，即形成所述p型隔离区30a。

请参照图8至图11，执行步骤s4，在所述第二外延层30的上表面覆盖钝化层40，所述钝化层40可以对碳化硅的表面进行保护。制备所述钝化层40的材料可以是二氧化硅、氮化硅，也可以是两者的组合。在本实施例中，选择二氧化硅作为制备钝化层40的材料，通过湿法或干法氧化生长的方法在所述第二外延层30的上表面形成钝化层40。

在所述钝化层40的上表面进行刻蚀以形成深槽窗口，对所述深槽窗口打开区域进行刻蚀，形成隔离结构沟槽50a，所述隔离结构沟槽50a贯穿所述第二外延层30和所述第一外延层20且延伸至所述衬底10内；在所述深槽隔离结构沟槽50a和所述深槽窗口内填充二氧化硅形成隔离结构50和钝化层40。优选地，本实施例中的隔离结构50为两个相互独立的环形结构，其深度为所述第二外延层30的深度的1.2-1.4倍，其宽度为1-2μm，所述两个隔离结构50的间距为0.5-1μm，两个隔离结构都位于所述p型隔离区30a的外侧，且其中一个与所述p型隔离区30a相连。

具体地，形成所述隔离结构50主要包括如下步骤：在所述钝化层40的上表面覆盖一层光刻胶层(图未示)，之后采用具有所述隔离结构50图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述深槽隔离结构50图形一致的窗口(图未示)；以所述光刻胶层作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述硅钝化层40进行刻蚀以在所述钝化层40上也形成与所述隔离结构50图形一致的深槽窗口。进一步地，对深槽窗口打开区域内的碳化硅进行刻蚀形成隔离结构沟槽50a，所述隔离结构沟槽50a贯穿所述第二外延层30和所述第一外延层20且延伸至所述衬底10内。进一步地，在所述隔离结构沟槽50a和深槽窗口内填充二氧化硅，形成隔离结构50和钝化层40，优选地，填充二氧化硅的方法为物理气相沉积法，更进一步地，利用化学机械研磨将钝化层40表面平坦化。

请参照图12至图13，执行步骤s5，在所述钝化层40上进行选择性刻蚀，形成肖特基接触孔沟槽60a，所述肖特基接触孔沟槽60a将所述钝化层40分为第一钝化层40a和第二钝化层40b；在所述第一钝化层40a和所述第二钝化层40b之间的肖特基接触孔沟槽60a内形成阳极金属层60；

详细地，形成所述肖特基接触孔沟槽60a的具体步骤包括：在所述钝化层40的上表面覆盖一层光刻胶层(图未示)，之后采用具有所述肖特基接触孔沟槽60a图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述肖特基接触孔沟槽60a图形一致的窗口(图未示)；以所述光刻胶层作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述钝化层40进行刻蚀以在所述钝化层40上也形成与所述肖特基接触孔沟槽60a图形一致的肖特基接触孔沟槽60a。

形成所述阳极金属层60的具体步骤包括：在所述肖特基接触孔沟槽60a和所述第一钝化层40a和所述第二钝化层40b上沉积一层金属，在所述金属层的上表面覆盖一层光刻胶层(图未示)，之后采用具有所述阳极金属层60图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述阳极金属层60图形一致的窗口(图未示)，采用刻蚀的方式从所述光刻胶层的窗口对所述金属层进行刻蚀形成阳极金属层60。优选地，所述金属为钛或镍或铝。

请参照图14，执行步骤s6：在所述衬底10背面，即所述衬底10相对所述第一外延层20的一侧表面沉积一层金属，形成阴极金属层70。

本发明所述的碳化硅肖特基器件结构内设置有第二导电类型的第一外延层20，与所述第一导电类型衬底10和所述第一导电类型第二外延层30形成寄生的三极晶体管，当肖特基器件正向导通时，通过设置合适的第一外延层20浓度，便可将衬底10电流进一步放大，大大提高了肖特基器件的正向电流能力。进一步地，本发明引入二氧化硅深槽隔离结构50，相较于现有的沟槽隔离结构，其具有较高的深宽比，且贯穿所述第一外延层20和所述第二外延层30且延伸至所述衬底10，且深槽隔离结构50位置处于器件阳极金属层60的外侧，起到很好的隔离作用。当肖特基器件处于反偏状态时，所述深槽隔离结构50可以极大的承受电场，保证击穿不会发生在碳化硅表面，同时彻底避免了横向击穿，使得击穿只能发生在碳化硅体内纵向方向。增加隔离结构50后可以完全有效的利用第一导电类型第二外延层30作为漂移区，使其完全耗尽，因此能够承受更高的电压，基于此原理，可以在导通电阻基本不变的前提下，实现更大的反向电压，降低功耗，提升器件性能。同时，本发明所提供的一种碳化硅肖特基器件的制备方法，工艺简单，成本较低，适合工业生产。

以上所述仅为本发明的一个实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。