主动注入电流触发锁定的静电芯片保护电路的制作方法

本发明芯片的静电(esd)保护设计，具体地指一种主动注入电流从而触发箝位开关（cmos锁定或寄生npn打开）以提高保护效能的方法。

背景技术：

静电保护设计（esd)是近代芯片设计的挑战之一。总的来说，芯片io口的esd保护可以分为本地箝位和总线箝位两大类，本地箝位是通过巧妙利用元器件包括寄生元器件的击穿来导通静电放电的电流。近年来，由于工艺普遍低压化，保护对象耐压显著降低而保护器件耐压降低有限，这类设计变得日益困难，总线箝位的放电路径是通过io口的寄生二极管再通过总线箝位开关放电，相对更容易设计。它的限制是依赖寄生二极管的存在。对于有些应用来说，如果io必须容忍高于总线的电压，或者不能容忍太大的寄生电容，总线箝位的设计就不现实了，因此人们一直在需求降低本地箝位电路触发电压的手段。多数努力集中于器件设计以寻找更低而又不低到影响正常使用的耐压。发明旨在寻找一个更趋向于电路的解决方案，具有更好的可靠性和可预测性。

技术实现要素：

本发明目的在于提供一种具有较低触发电压的、设计上可预测、工艺上一致性和可靠性较好的本地箝位电路，以满足端口静电保护的需要，

实现本发明目的采用的技术方案是：通过rc触发，主动注入电流从而触发scr（cmos锁定）或寄生npn，从而打开本地箝位开关，

该电路包括以下部分：

一、触发部分

包括rc电路，必要的反相/驱动电路和nmos场效应管组成。nmos管的d极与io端口相连，s极与p井连接，

二、箝位开关部分

箝位开关部分可以是cmos寄生之可控硅（scr），也可以是寄生的npn双极型三极管，

主动注入电流从而触发的工作原理如下：当esd高速脉冲来到端口，其斜率足以使rc电路足够快地达到后级的阈值，nmos导通，电流通过nmos注入p井，使p井电位上升，促使箝位开关打开，

本发明之触发条件由rc电路和反相器和/或nmos的阈值决定，而这些都可以用常见的电路设计和仿真手法计算和验证，这使得保护电路可以精确地按照静电放电条件进行保护设计，提供高效、可靠、低成本的保护方案，

附图说明：

图1为本发明主动注入电流触发锁定的静电芯片保护电路的总体原理示意图，

图2.1为符合本发明主动注入电流触发锁定的静电芯片保护电路的一种触发电路原理示意图，

图2.2为符合本发明主动注入电流触发锁定的静电芯片保护电路的另一种触发电路原理示意图，

图2.3为符合本发明主动注入电流触发锁定的静电芯片保护电路的另一种触发电路原理示意图，

图2.4为符合本发明主动注入电流触发锁定的静电芯片保护电路的另一种触发电路原理示意图，

图3为本发明主动注入电流触发锁定的静电芯片保护电路的一种具体实现原理图，

图4为本发明主动注入电流触发锁定的静电芯片保护电路的另一种具体实现原理图，

图5为本发明主动注入电流触发锁定的静电芯片保护电路的一种具体实现结构示意图(对应图3），

图6为本发明主动注入电流触发锁定的静电芯片保护电路的一种具体实现结构示意图(对应图4），

图7为本发明主动注入电流触发锁定的静电芯片保护电路的一种具体实现结构示意图(对应图4），

具体实施方式：

下面结合附图和具体实施例对本发明作进一步的详细说明：

如图1所示，本发明主动注入电流触发箝位开关的静电芯片保护电路由两个主要模块组成，包括触发电路c和箝位开关b它们都连接到io端口a，

触发电路由rc电路，反相/驱动电路和nmos场效应管组成。nmos管的d极与io端口相连，s极与p井连接，

当esd高速脉冲来到端口，其斜率足以使rc电路足够快地达到后级的阈值，nmos导通，电流通过nmos注入p井，使p井电位上升，促使箝位开关打开，

rc电路的取值应符合与静电保护指标相对应的电流-时间上升率（di/dt)反相器的设计应保证电路在正常工作时不会误触发，

图2.1-2.4给出触发电路的几种实例，

箝位开关可以由寄生的scr或npn三极管构成，

图3给出用寄生scr作为箝位开关时本发明主动注入电流触发箝位开关的静电芯片保护电路的一种电路实现，

图中a为输入端口c为触发电路，

p为p+/n井/p衬底构成之寄生pnp三极管，

n为n+/p井/n井构成之寄生npn三极管，

nw为n井电阻，

pw为p井电阻，

上述器件构成一可控硅（scr）。其中p的射极接端口，n的射极接地，

当esd高速脉冲来到端口，其斜率足以使rc电路足够快地达到后级的阈值，nmos导通，电流通过nmos注入p井，使p井电位上升，促使n管打开。随即，scr进入正反馈或称构成锁定（latchup），此箝位开关导通，

图5给出上述电路对应的硅片结构。l为p井，k为n井，m为p衬底，

nw为n井电阻，

pw为p井电阻，

p为p+/n井/p衬底构成之寄生pnp三极管，

n为n+/p井/n井构成之寄生npn三极管，

a为p的射极,接端口，

g的射极接地，

a‘，j，b构成触发电路中的nmos。j为g极，接最后一极反相器的输出端。a’接端口。触发导通时，电流经nmos沟道流向b，注入p井，造成其电位升高，促使n管打开。随即，scr进入正反馈或称构成锁定（latchup），此箝位开关导通，

图4给出用寄生npn作为箝位开关时本发明主动注入电流触发箝位开关的本地静电芯片保护电路的另一种电路实现，

图中a为输入端口e为触发电路，

b为寄生npn，

d为p井电阻，

当esd高速脉冲来到端口，其斜率足以使rc电路足够快地达到后级的阈值，nmos导通，电流通过nmos和电阻d注入p井，使p井电位上升，当超过b的vbe值后，b导通，对端口箝位，这种实现不涉及pnp，有利于高压端口等特定应用，

图6给出上述电路对应的一种硅片结构。此设计中，有两组互相靠近的nmos，

第一组（图中b）的g极是j接最后一极反相器的输出端，

第二组（图中c）的g极是j’，接地（通常采用“软接地”或一定阻抗接地）两组的d极都接a（端口），

第一组的s极经过p+连接p井，这组是触发电路的nmos，

第二组的s极接地，与d和p井构成寄生npn，

图7给出上述图4电路对应的另一种硅片结构，设计中，npn使用寄生的n+/p井/n井之寄生npn，

图中a为输入端口j为触发电路nmos的g极（接驱动反相器），

l为p井，

k为n井，

m为衬底，

pw为p井电阻，

当esd高速脉冲来到端口，其斜率（di/dt）足以使rc电路足够快地达到后级的阈值，nmos导通，电流通过nmos和电阻pw注入p井，使p井电位上升，当超过npn的vbe值后，npn导通，对端口箝位，必要时，图6和图7的结构可以一起使用，

以上实例均针对p衬底对n衬底的工艺，将p/n对调后本发明同样适用，

本发明涉及一种静电保护设计，提出一种主动注入电流从而触发箝位开关（cmos锁定或寄生npn打开）以提高保护效能的方法。该电路包括触发部分和箝位开关部分。通过rc触发，主动注入电流从而触发cmos锁定或寄生npn，从而打开本地箝位开关。箝位开关部分可以是cmos寄生之可控硅（scr），也可以是寄生的npn双极型三极管。