制造半导体器件的方法和通过该方法制造的半导体器件与流程

实施方式涉及制造半导体器件的方法以及使用该方法制造的半导体器件。

背景技术：

随着持续需要半导体器件的不断增加的集成密度，用于部件的设计规则正在被减少。

技术实现要素：

实施方式可以通过提供一种制造半导体器件的方法来实现，该方法包括：在衬底上形成硬掩模图案，使得形成硬掩模图案包括形成多个硬掩模单元，每个硬掩模单元具有彼此隔开图案间隔距离的至少两个硬掩模图案，并且硬掩模单元彼此隔开比图案间隔距离大的间隔距离；形成围绕硬掩模单元的硬掩模图案的蚀刻停止图案；形成覆盖蚀刻停止图案的侧壁的间隔物图案；去除蚀刻停止图案；使用硬掩模图案和间隔物图案作为蚀刻掩模蚀刻衬底，以形成包括至少两个有源鳍的有源鳍单元，并形成设置在有源鳍单元两侧的虚设鳍；形成围绕有源鳍和虚设鳍的阻挡掩模图案层，并在阻挡掩模图案层的顶表面上在包括有源鳍的上部的区域中形成掩模蚀刻图案；使用掩模蚀刻图案蚀刻阻挡掩模图案层以形成围绕有源鳍的阻挡掩模图案；使用阻挡掩模图案蚀刻虚设鳍；去除围绕有源鳍的阻挡掩模图案；以及在衬底上沉积器件隔离膜，使得器件隔离膜不与有源鳍的上部接触，其中一个有源鳍与相邻的虚设鳍之间的间隔距离大于相邻的有源鳍之间的有源鳍间隔距离。

实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底；多个有源鳍单元，所述多个有源鳍单元设置为在衬底的顶表面上具有预定高度，并包括彼此隔开有源鳍间隔距离的至少两个有源鳍；虚设鳍，其在衬底的顶表面上设置于有源鳍单元的两侧，以具有比有源鳍小的高度，并与设置在有源鳍单元最外侧的有源鳍的外侧壁间隔开比有源鳍间隔距离大的间隔距离；以及器件隔离膜，其设置在衬底上以具有一高度使得有源鳍的上部不与其接触，但整个虚设鳍与其接触。

实施方式可以通过提供一种制造半导体器件的方法来实现，该方法包括：在衬底上形成多个硬掩模组，使得硬掩模组的每个包括彼此隔开图案间隔距离的至少两个硬掩模图案；在衬底上形成多个间隔物图案，使得间隔物图案在硬掩模组外侧；以及使用硬掩模图案和间隔物图案作为蚀刻掩模蚀刻衬底，以形成有源鳍和虚设鳍。

附图说明

通过参照附图详细描述示例性实施方式，特征对本领域技术人员将明显，附图中：

图1示出根据一示例性实施方式的制造半导体器件的方法的工艺流程图。

图2A至2J示出根据示例性实施方式的制造半导体器件的方法中的阶段的剖视图。

图3示出根据一示例性实施方式的半导体器件的俯视图。

图4示出沿图3的线A-A和B-B截取的剖视图。

具体实施方式

首先，将描述根据示例性实施方式的制造半导体器件的方法。

图1示出根据一示例性实施方式的制造半导体器件的方法的工艺流程图。图2A至2J示出根据示例性实施方式的制造半导体器件的方法中的阶段的剖视图。

参照图1和2A至2J，根据示例性实施方式的制造半导体器件的方法可以包括形成硬掩模图案(S10)、形成蚀刻停止图案(S20)、形成间隔物图案(S30)、去除蚀刻停止图案(S40)、形成鳍(S50)、形成掩模蚀刻图案(S60)、形成阻挡掩模图案(S70)、蚀刻虚设鳍(S80)、去除阻挡掩模图案(S90)和形成器件隔离膜(S100)。

制造半导体器件的方法可以包括在衬底10上形成多个硬掩模单元或硬掩模组20a和多个间隔物图案40。多个硬掩模单元20a可以每个包括彼此隔开图案间隔距离D20的至少两个硬掩模图案20。间隔物图案40可以设置在硬掩模单元20a外侧。衬底10可以使用硬掩模图案20和间隔物图案40作为蚀刻掩模被蚀刻，以形成有源鳍50和虚设鳍60。有源鳍50与虚设鳍60之间的间隔距离可以大于有源鳍50之间的间隔距离。在制造半导体器件的方法中，有源鳍50可以形成为与虚设鳍60分开或间隔开比有源鳍50之间的间隔距离大的间隔距离，使得虚设鳍60可以在蚀刻虚设鳍60的工艺期间被精确地蚀刻而不蚀刻有源鳍50。

在制造半导体器件的方法中，间隔物图案40可以形成为具有比硬掩模图案20的宽度大的宽度，使得虚设鳍60的宽度可以大于有源鳍50的宽度。在制造半导体器件的方法中，虚设鳍60可以在虚设鳍60和有源鳍50的形成期间倾斜，从而可以减少有源鳍50的倾斜。

参照图1和2A，形成硬掩模图案(S10)可以包括在衬底10的表面上形成多个硬掩模单元20a。每个硬掩模单元20a可以包括彼此隔开图案间隔距离D20的至少两个硬掩模图案20。形成硬掩模图案(S10)可以包括在衬底10的所述表面上沉积硬掩模层、以及各向异性地蚀刻硬掩模层以形成硬掩模图案20。硬掩模层可以使用额外的蚀刻掩模被各向异性地蚀刻。衬底10可以是硅单晶衬底或绝缘体上硅(SOI)衬底。

半导体器件可以包括包含至少两个有源鳍50的有源鳍单元或有源鳍组50a。一个有源鳍单元50a的有源鳍50可以设置为彼此分开有源鳍间隔距离D50。多个有源鳍单元50a可以形成为彼此分开或间隔开比有源鳍间隔距离D50大的间隔距离。硬掩模图案20可以用作用于形成有源鳍50的蚀刻掩模。硬掩模单元20a的数量和位置可以对应于有源鳍单元50a的数量和位置形成。硬掩模图案20的数量和位置可以对应于有源鳍50的数量和位置形成。在一实现方式中，有源鳍间隔距离D50可以对应于图案间隔距离D20。

在一实现方式中，硬掩模单元20a中的一些可以包括不同数量的硬掩模图案20。半导体器件可以形成为使得有源鳍50的数量和位置根据半导体器件的目的和尺寸而变化。根据有源鳍50的数量和位置，每个硬掩模单元20a可以包括不同数量的硬掩模图案20。

多个硬掩模单元20a可以形成为彼此分开或间隔开比图案间隔距离D20大的间隔距离。在一实现方式中，硬掩模单元20a可以形成为彼此分开不同的间隔距离。例如，当硬掩模单元20a包括第一硬掩模单元21、第二硬掩模单元22和第三硬掩模单元23时，第一硬掩模单元21、第二硬掩模单元22和第三硬掩模单元23可以彼此分开不同的间隔距离。

硬掩模图案20可以由例如硅氧化物、硅氮氧化物、硅氮化物、包括原硅酸四乙酯(TEOS)或多晶硅(poly-Si)的含硅材料、或者金属形成。

硬掩模图案20可以通过经由使用额外蚀刻掩模的蚀刻工艺图案化硬掩模层而形成。硬掩模层可以使用原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺或旋涂工艺而形成。

参照图1和2B，形成蚀刻停止图案(S20)可以包括在衬底10的顶表面上形成围绕硬掩模单元20a的蚀刻停止图案30。与硬掩模单元20a的数量相同的数量的蚀刻停止图案30可以被形成(例如，每个硬掩模单元20a可以具有形成在其上的相应蚀刻停止图案30)。每个蚀刻停止图案30可以形成为完全围绕构成每个硬掩模单元20a的硬掩模图案20。例如，蚀刻停止图案30可以包括第一蚀刻停止图案31、第二蚀刻停止图案32和第三蚀刻停止图案33。第一蚀刻停止图案31可以形成为围绕第一硬掩模单元21，第二蚀刻停止图案32可以形成为围绕第二硬掩模单元22，第三蚀刻停止图案33可以形成为围绕第三硬掩模单元23。

每个蚀刻停止图案30可以形成为具有与硬掩模图案20的宽度、图案间隔距离D20和停止图案外宽度W30a之和对应的停止图案宽度W30。这里，停止图案外宽度W30a可以指的是从蚀刻停止图案30的外侧壁到设置在硬掩模单元20a的最外侧的硬掩模图案20的外侧壁的宽度。停止图案外宽度W30a可以大于图案间隔距离D20。停止图案外宽度W30a可以是图案间隔距离D20的1.1倍至3倍。停止图案外宽度W30a可以对应于有源鳍50与虚设鳍60之间的间隔距离。蚀刻停止图案30可以形成为与相邻的蚀刻停止图案30分开至少与间隔物图案40的宽度对应的距离。因此，至少一个间隔物图案40可以设置在蚀刻停止图案30之间。

形成蚀刻停止图案30可以包括在衬底10的顶表面上形成蚀刻停止图案层、以及图案化该蚀刻停止图案层。蚀刻停止图案30可以由旋涂硬掩模(SOH)或非晶碳层(ACL)形成。

参照图1和2C，形成间隔物图案(S30)可以包括形成间隔物图案40以覆盖蚀刻停止图案30的侧壁。形成间隔物图案40可以包括形成间隔物图案层以覆盖衬底10的暴露的顶表面以及蚀刻停止图案30的侧壁和顶表面、以及各向异性地蚀刻间隔物图案层。

间隔物图案层可以由相对于衬底10和蚀刻停止图案30具有蚀刻选择性的材料形成。例如，当蚀刻停止图案30由SOH或ACL形成时，间隔物图案层可以由硅氧化物或硅氮化物形成。间隔物图案层可以使用ALD工艺形成。间隔物图案层可以被各向异性地蚀刻以暴露蚀刻停止图案30的顶表面。每个间隔物图案40的一个侧壁可以与蚀刻停止图案30的侧壁接触，并且每个间隔物图案40的另一侧壁可以被暴露。

间隔物图案40可以用作用于形成虚设鳍60的蚀刻掩模。因此，间隔物图案40的数量和位置可以在衬底10的顶表面上形成为对应于虚设鳍60的数量和位置。每个间隔物图案40可以形成为与每个虚设鳍60的形状对应的平面形状。间隔物图案40可以形成为具有与每个虚设鳍60的宽度对应的宽度。

每个间隔物图案40可以形成为具有比每个硬掩模图案20的宽度大的宽度。每个间隔物图案40可以设置在相邻的蚀刻停止图案30的侧壁之间。在一实现方式中，一个间隔物图案40a可以通过在宽度方向上使设置在蚀刻停止图案30之间的两个间隔物图案40的至少一部分重叠而形成。例如，当蚀刻停止图案30之间的间隔距离小于两个间隔物图案40的宽度之和时，更宽的间隔物图案40a可以通过在宽度方向上使两个间隔物图案40重叠而形成。在这种情况下，更宽的间隔物图案40a的宽度可以大于设置在不同位置处的每个间隔物图案40的宽度。

参照图1和2D，去除蚀刻停止图案(S40)可以包括选择性地去除蚀刻停止图案30。蚀刻停止图案30可以相对于间隔物图案40、40a和硬掩模图案20具有蚀刻选择性。因此，间隔物图案40、40a和硬掩模图案20可以在去除蚀刻停止图案30期间不被蚀刻。蚀刻停止图案30可以通过使用氧的灰化工艺被去除。通过去除蚀刻停止图案30，硬掩模图案20可以与间隔物图案40、40a一起在衬底10的顶表面上被暴露。

参照图1和2E，形成鳍(S50)可以包括使用硬掩模图案20和间隔物图案40、40a作为蚀刻掩模蚀刻衬底10以形成有源鳍50和虚设鳍60。每个有源鳍50可以形成为与每个硬掩模图案20的平面形状对应的平面形状。有源鳍50可以形成在此处形成硬掩模图案20(例如位于硬掩模图案20下方)的位置处。有源鳍50可以布置为形成多个有源鳍单元50a。每个有源鳍单元50a可以包括至少两个有源鳍50。在一实现方式中，有源鳍单元50a中的一些可以包括不同数量的有源鳍50。一个有源鳍单元50a的有源鳍50可以设置为彼此分开有源鳍间隔距离D50。有源鳍间隔距离D50可以对应于图案间隔距离D20。有源鳍单元50a可以设置为彼此分开比有源鳍间隔距离D50大的间隔距离。每个虚设鳍60可以形成为与每个间隔物图案40的平面形状对应的平面形状。虚设鳍60可以形成在此处形成间隔物图案40、40a(例如位于间隔物图案40、40a下方)的位置处。每个虚设鳍60可以形成为具有比每个有源鳍50的宽度大的宽度。间隔物图案40、40a可以形成为具有比硬掩模图案20大的宽度，虚设鳍60可以形成为具有比有源鳍50大的宽度。

虚设鳍60可以设置在有源鳍单元50a的两侧。一个虚设鳍60可以形成在有源鳍单元50a的两侧的每一侧上。此外，至少两个虚设鳍60可以形成在有源鳍单元50a的两侧的每一侧上。虚设鳍60可以与设置在有源鳍单元50a最外侧的有源鳍50间隔开恒定的间隔距离。虚设鳍60可以与设置在有源鳍单元50a最外侧的有源鳍50间隔开比有源鳍间隔距离D50大的间隔距离D60。虚设鳍60与设置在最外侧的有源鳍50的外侧壁之间的间隔距离D60可以是有源鳍间隔距离D50的1.1倍至3倍。

如果虚设鳍60被省略，则设置在有源鳍单元50a外侧的有源鳍50可以根据相邻有源鳍单元50a之间的间隔距离而被放置在不同的环境中。例如，有源鳍50可以与相邻的有源鳍50间隔开不同的间隔距离。由于蚀刻环境的差异，彼此间隔开很大间隔距离的有源鳍50可能被不期望地形成为具有进一步倾斜的侧壁。通过形成虚设鳍60，设置在有源鳍单元50a最外侧的有源鳍50可以具有与设置在有源鳍单元50a内侧的有源鳍50相同的蚀刻环境或相似的蚀刻环境。因此，设置在有源鳍单元50a外侧的有源鳍50可以被蚀刻成与有源鳍单元50a内侧的有源鳍50相同的形状或相似的形状。

参照图1和2F，形成掩模蚀刻图案(S60)可以包括形成阻挡掩模图案层70a以围绕有源鳍50和虚设鳍60、以及在阻挡掩模图案层70a的顶表面的包括有源鳍50的上部或覆于有源鳍50的上部之上的区域中形成掩模蚀刻图案80。

阻挡掩模图案层70a可以形成在衬底10的顶表面上，以围绕有源鳍50和虚设鳍60的顶表面和侧表面。阻挡掩模图案层70a可以形成在包括有源鳍50和虚设鳍60的顶表面、有源鳍50之间的沟槽、以及有源鳍50与虚设鳍60之间的间隔区域的区域中。在一实现方式中，阻挡掩模图案层70a可以包括含非晶碳和有机平坦化层的层。由硅氮氧化物层、硅氧化物层或硅氮化物层形成的掩模层可以进一步形成在阻挡掩模图案层70a的顶表面上。

掩模蚀刻图案80可以在阻挡掩模图案层70a的顶表面上形成于包括有源鳍50的上部或覆于有源鳍50的上部之上的区域中或在该区域上。在一实现方式中，掩模蚀刻图案80可以形成在这样的区域中或这样的区域上，该区域包括有源鳍50和有源鳍50的上部区域之间的区域以及有源鳍50与虚设鳍60之间的部分区域，或者覆于有源鳍50和有源鳍50的上部区域之间的区域以及有源鳍50与虚设鳍60之间的部分区域之上。形成掩模蚀刻图案80可以包括形成掩模蚀刻图案层、以及使用额外的蚀刻掩模蚀刻该掩模蚀刻图案层。掩模蚀刻图案80可以使用光致抗蚀剂层形成。

参照图1和2G，形成阻挡掩模图案(S70)可以包括蚀刻阻挡掩模图案层70a以形成围绕有源鳍50的阻挡掩模图案70。

阻挡掩模图案层70a可以使用(形成在阻挡掩模图案层70a的顶表面上的)掩模蚀刻图案80作为蚀刻掩模被蚀刻。阻挡掩模图案层70a可以使用选择性蚀刻工艺被蚀刻。阻挡掩模图案70可以实现为覆盖设置在虚设鳍60之间的有源鳍50的图案。阻挡掩模图案70可以实现为与有源鳍单元50a对应的图案，以围绕构成有源鳍单元50a的所有有源鳍50。阻挡掩模图案70可以形成为围绕有源鳍50的所有顶表面和侧表面。阻挡掩模图案70的侧壁可以设置在有源鳍50与虚设鳍60之间。

参照图1和2H，蚀刻虚设鳍(S80)可以包括使用阻挡掩模图案70作为蚀刻掩模蚀刻虚设鳍60。阻挡掩模图案70可以形成为围绕有源鳍50并暴露虚设鳍60。阻挡掩模图案70可以不与虚设鳍60的顶表面和两个侧表面接触(例如可以不接触虚设鳍60的任何表面)。因此，蚀刻虚设鳍(S80)可以包括蚀刻暴露的虚设鳍60而不蚀刻有源鳍50。虚设鳍60可以被蚀刻并保持离衬底10的顶表面具有预定高度。因此，具有与虚设鳍60的高度对应的深度的沟槽可以在衬底10的顶表面中形成于有源鳍50与虚设鳍60之间。虚设鳍60与有源鳍50之间的间隔距离D60可以大于有源鳍间隔距离D50。

参照图1和2I，去除阻挡掩模图案(S90)可以包括去除围绕有源鳍50的阻挡掩模图案70。阻挡掩模图案70可以使用选择性蚀刻工艺被去除。在阻挡掩模图案70被去除之后，有源鳍50可以被完全暴露在衬底10的顶表面上。在一实现方式中，有源鳍50上的硬掩模图案20的任何剩余部分也可以在去除阻挡掩模图案期间被去除。

参照图1和2J，形成器件隔离膜(S100)可以包括在衬底10上形成具有预定高度的器件隔离膜90，以暴露有源鳍50的上部。器件隔离膜90可以形成为具有比有源鳍50小的高度。器件隔离膜90可以形成为具有比虚设鳍60大的高度。器件隔离膜90可以暴露有源鳍50并且可以不暴露虚设鳍60(的例如任何剩余部分)。器件隔离膜90可以不与有源鳍50的顶表面和所有两个侧表面的上部接触，但可以与虚设鳍60(的例如任何剩余部分)的顶表面和两个侧表面接触。器件隔离膜90可以填充在有源鳍50之间的区域中。器件隔离膜90可以使有源鳍50彼此电绝缘。器件隔离膜90可以使用高密度等离子体(HDP)氧化物膜、旋涂玻璃(SOG)膜或CVD氧化物膜形成。

接着，将描述使用根据一示例性实施方式的制造半导体器件的方法制造的半导体器件。

图3示出根据一示例性实施方式的半导体器件的俯视图。图4示出沿图3的线A-A和B-B截取的剖视图。

参照图3和4，根据一实施方式的半导体器件100可以包括衬底10、有源鳍50、虚设鳍60和器件隔离膜90。半导体器件100还可以包括栅电极110、栅极绝缘膜120、栅极间隔物130、以及源极和漏极区域140。半导体器件还可以包括层间绝缘层150。层间绝缘层150在图4中示出。

衬底10可以是诸如硅晶片的适当的半导体衬底。衬底10可以是SOI衬底。

有源鳍50可以形成为在衬底10的顶表面上具有预定高度，并且可以包括彼此隔开有源鳍间隔距离D50的至少两个有源鳍50。多个有源鳍单元50a(见图2I)可以被形成，并且每个有源鳍单元50a可以包括至少两个有源鳍50。在一实现方式中，构成每个有源鳍单元50a的有源鳍50的数量可以考虑到半导体器件的目的、尺寸和阈值电压而被不同地确定。在一实现方式中，有源鳍单元50a可以根据半导体器件的结构而包括不同数量的有源鳍50。例如，一个有源鳍单元50a可以包括两个有源鳍50，另一有源鳍单元50a可以包括三个有源鳍50，又一有源鳍单元50a可以包括四个有源鳍50。有源鳍单元50a可以设置为彼此分开不同的距离。例如，有源鳍单元50a可以与设置在其一侧的有源鳍单元50a和设置在另一侧的有源鳍单元50a间隔开不同的距离。

一个有源鳍单元50a的有源鳍50可以设置为彼此分开有源鳍间隔距离D50。有源鳍间隔距离D50可以指的是在一个有源鳍单元50a中使相邻有源鳍50分开的距离。有源鳍间隔距离D50可以是与作为硬掩模图案20之间的距离的上述图案间隔距离D20对应的距离。有源鳍间隔距离D50在一个有源鳍单元50a中可以相同或不同。有源鳍间隔距离D50在每个有源鳍单元50a中可以不同。在一实现方式中，设置在相邻有源鳍单元50a最外侧的有源鳍50之间的间隔距离可以根据有源鳍单元50a之间的间隔距离而变化。

虚设鳍60可以形成为在衬底10的顶表面上具有预定高度并具有比有源鳍50低的高度。虚设鳍60可以设置在有源鳍单元50a的两侧，并与设置在有源鳍单元50a最外侧的有源鳍50的外侧壁间隔开比有源鳍间隔距离D50大的间隔距离D60。这里，间隔距离可以是在离衬底10的顶表面相同的高度处测量的间隔距离。至少一个虚设鳍60可以形成在有源鳍单元50a的两侧的每一侧上。虚设鳍60可以在形成有源鳍50的工艺期间减少有源鳍50的负载或倾斜的发生。

虚设鳍60与有源鳍50之间的间隔距离D60可以是例如有源鳍间隔距离D50的1.1倍至3倍。将虚设鳍60与有源鳍50之间的间隔距离保持在有源鳍间隔距离D50的1.1倍或更大可以帮助确保有源鳍50被充分保护并且在蚀刻虚设鳍60的工艺期间不被蚀刻。将虚设鳍60与有源鳍50之间的间隔距离保持在有源鳍间隔距离D50的3倍或更小可以帮助确保不降低半导体器件的集成密度。

虚设鳍60可以形成为具有比有源鳍50大的宽度。这里，虚设鳍60的宽度和有源鳍50的宽度可以是在离衬底10的顶表面相同的高度处测量的宽度。虚设鳍60中的至少一个可以形成为具有与其余虚设鳍不同的宽度。当有源鳍单元50a之间的距离小时，虚设鳍60可以形成在相邻的有源鳍单元50a之间，虚设鳍60可以形成为彼此接触或重叠。在这种情况下，虚设鳍60a可以形成为具有比其它虚设鳍60大的宽度。

器件隔离膜90可以在衬底10的顶表面上沉积为具有预定高度。器件隔离膜90可以形成为具有比虚设鳍60大的高度并具有比有源鳍50小的高度。器件隔离膜90可以形成为具有一高度使得有源鳍50的上部被暴露并且虚设鳍60不被暴露。器件隔离膜90可以形成在衬底10上，以具有一高度使得有源鳍50的上部(例如暴露的上部)不与其接触，但整个虚设鳍60与其接触。器件隔离膜90可以形成为填充有源鳍50之间的空间，围绕有源鳍50的侧壁，并暴露有源鳍50的上部。器件隔离膜90可以形成为围绕虚设鳍60的侧壁和顶表面。因此，有源鳍50可以从器件隔离膜90的顶表面突出以具有预定高度，而虚设鳍60可以不从器件隔离膜90的顶表面突出。器件隔离膜90可以由HDP氧化物膜、SOG膜或CVD氧化物膜形成。

栅电极110可以形成为围绕从器件隔离膜90向上突出的有源鳍50并跨越有源鳍50。栅电极110可以形成为围绕有源鳍50的顶表面和两个侧表面。栅电极110可以形成为围绕每个有源鳍50的三个表面。栅电极110可以在与有源鳍50延伸的方向垂直的方向上延伸，并且可以交叉有源鳍50。在一实现方式中，栅电极110可以由例如金属形成，诸如铝(Al)、钨(W)或钼(Mo)。在一实现方式中，栅电极110可以由例如导电金属氮化物形成，诸如钛氮化物(TiN)或钽氮化物(TaN)。栅电极110可以使用ALD工艺或CVD工艺形成。

栅极绝缘膜120可以形成在栅电极110与有源鳍50之间。栅极绝缘膜120可以使栅电极110与有源鳍50电绝缘。栅极绝缘膜120也可以形成在栅电极110与器件隔离膜90之间。栅极绝缘膜120也可以形成在栅电极110的侧壁上。栅极绝缘膜120可以由具有比硅氧化物膜高的介电常数的高k电介质膜形成。在一实现方式中，栅极绝缘膜120可以由例如钽氧化物膜、钛氧化物膜、铪氧化物膜、锆氧化物膜、铝氧化物膜或钇氧化物膜形成。栅极绝缘膜120可以使用ALD工艺或CVD工艺形成。

栅极间隔物130可以形成为围绕栅电极110的两个侧壁。当栅极绝缘膜120形成在栅电极110的两个侧壁上时，栅极间隔物130可以形成为围绕栅极绝缘膜120的两个侧壁。在一实现方式中，栅极间隔物130可以由例如诸如硅氧化物、硅氮化物、硅氮氧化物和硅碳氮化物的材料形成。

形成源极和漏极区域140可以包括在有源鳍50交叉栅电极110的区域中将杂质离子注入到暴露于栅电极110两侧的有源鳍50中。在一实现方式中，源极和漏极区域140可以连接到源极和漏极接触。

同时，层间绝缘层150可以被形成以填充有源鳍50的顶表面和器件隔离膜90的顶表面与栅极间隔物130的侧壁之间的空间。层间绝缘层150可以使用物理气相沉积(PVD)工艺、CVD工艺、ALD工艺或旋涂工艺形成。在一实现方式中，层间绝缘层150可以由例如诸如硅氮化物、硅氧化物或硅氮氧化物的材料形成。

在根据一实施方式的半导体器件中，有源鳍单元50a的形成为彼此分开不同间隔距离的所有有源鳍50可以形成为均匀的形状，并且其诸如阈值电压的特性可以是均匀的。在根据一实施方式的半导体器件中，在蚀刻工艺期间可以减少对设置于有源鳍单元50a最外侧的有源鳍50的损坏，并且设置在有源鳍单元50a最外侧的有源鳍50和设置在有源鳍单元50a内侧的有源鳍50可以具有恒定的特性。

根据示例性实施方式，有源鳍可以与虚设鳍间隔开比有源鳍之间的距离大的距离，以促进对虚设鳍的蚀刻并减少对有源鳍的损坏。因此，可以提高半导体器件的可靠性。

根据示例性实施方式，具有比有源鳍大的厚度的虚设鳍可以形成在有源鳍单元的两侧。因此，在蚀刻有源鳍的工艺期间能减少负载和倾斜现象，从而提高半导体器件的可靠性。

作为总结和回顾，由于半导体器件的集成密度的增加，可以实现具有比光刻工艺的分辨率极限小的线宽的精细图案。随着集成密度的增加，半导体器件可以以精细图案形成并提高可靠性。这样的半导体器件会需要能够获得可靠产品特性的工艺技术。

实施方式可以提供能够提高半导体器件可靠性的制造半导体器件的方法、以及使用该方法制造的半导体器件。

这里已经公开了示例实施方式，并且虽然采用了特定术语，但是它们仅在一般的和描述性的意义上被使用和解释，而不是为了限制的目的。在一些情形下，如在本申请的提交时对本领域普通技术人员将明显地，结合特定实施方式描述的特征、特征和/或元件可以单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用，除非另外明说说明。因此，本领域技术人员将理解，可以进行在形式和细节上的各种改变而不背离如所附权利要求中阐明的本发明的精神和范围。

2018年1月17日向韩国知识产权局(KIPO)提交的题为“制造半导体器件的方法和通过该方法制造的半导体器件”的韩国专利申请第10-2018-0005838号通过引用全文在此合并。