一种阵列基板、显示面板及膜层裂纹检测方法与流程

本发明涉及阵列基板制造的技术领域，尤其涉及一种阵列基板、显示面板及膜层裂纹检测方法。

背景技术：

目前生产工艺中的玻璃切割工艺下，切割后的阵列基板的周边会产生切割裂纹。在初始阶段下，周边存在裂纹的阵列基板没有明显异常，但是随着后续环境的变化，如在经受各种各样的温度、震动、压强的冲击后会导致裂纹加重，严重的会引起阵列基板的破裂和破碎，从而影响到阵列基板的电路膜层产生裂纹，会导致阵列基板的信号线断裂或微断，进而导致阵列基板的显示异常或者质量下降。

现在显示屏的生产厂商并没有针对阵列基板破损的检测。目前产线中是通过电性测试检测显示是否异常来判别阵列基板是否合格，这会大大提高生产成本，造成资源浪费。因此是否能即时感知到阵列基板的电路膜层裂纹尤为重要。

技术实现要素：

本发明实施例提供一种阵列基板、显示面板及膜层裂纹检测方法，以解决不能即时检测出阵列基板的电路膜层产生裂纹的问题。

为了解决上述技术问题，本发明是这样实现的：

第一方面，提供了一种阵列基板，其包括有效电路区及膜层裂纹检测走线区；所述有效电路区包括像素阵列电路及阵列检测电路，其中，

所述像素阵列电路包括呈阵列排布的若干个子像素电路、以及多条数据线，每条所述数据线连接位于同一列/行的多个所述子像素电路；

所述阵列检测电路包括多个子检测电路，每个所述子检测电路中包括薄膜晶体管，且每个所述子检测电路通过相应的所述薄膜晶体管对应连接一个所述数据线；

所述膜层裂纹检测走线区包括裂纹检测走线，所述裂纹检测走线的一端连接所述子像素电路的数据线，另一端连接对应所述数据线的子检测电路，所述裂纹检测走线沿著所述有效电路区的外围设置。

可选地，所述裂纹检测走线的数量为偶数条，偶数条所述裂纹检测走线相对于所述阵列基板的任一对称轴对称设置，优选地所述裂纹检测走线的数量为两条。

可选地，所述膜层裂纹检测走线区还包括至少一组电阻检测走线，所述至少一组电阻检测走线包括两条电阻检测走线，所述两条电阻检测走线分别连接在所述裂纹检测走线靠近所述数据线和所述薄膜晶体管的两端；

可选地，所述阵列基板上设置有至少一组电阻测试垫，每组所述电阻测试垫包括第一测试垫和第二测试垫，位于一组中的两条电阻检测走线，一条连接所述第一测试垫，另一条连接所述第二测试垫。

可选地，每一条所述裂纹检测走线包括至少两条l形走线、两条第一连接走线及二条第二连接走线，两条所述l形走线相互平行并间隔设置于所述有效电路区的外围，两条所述第一连接走线分别连接至少二条所述l形走线的两端，封闭至少两条所述l形走线，邻近所述有效电路区的所述l形走线具有缺口，两条第二连接走线的一端分别连接所述缺口两端的走线，其另一端分别连接所述数据线及所述薄膜晶体管。

可选地，多条所述数据线的至少一条及与其对应的所述薄膜晶体管通过所述裂纹检测走线连接，其余的各所述薄膜晶体管分别直接与对应的所述数据线连接。

可选地，所述像素阵列电路还包括多条扫描线，每条所述扫描线连接位于同一行/列的多个所述子像素电路；连接于同一扫描线上的多个所述子像素电路中像素发光颜色相同的组成一组，连接位于同一组内的各子像素电路的数据线中，有一条连接所述裂纹检测走线，则其他未连接所述裂纹检测走线的数据线中设置有补偿电阻。

第二方面，提供了一种显示面板，包括有机发光功能层及如上任一项所述的阵列基板。

第三方面，提供了一种膜层裂纹检测方法，其包括:通过阵列检测电路对像素阵列进行点灯检测；判断像素阵列是否产生亮线。

可选地，通过所述阵列检测电路对所述像素阵列进行点灯检测的步骤后，还包括判断所述像素阵列产生亮线，则报废所述阵列基板。

可选地，通过所述阵列检测电路对所述像素阵列进行点灯检测的步骤后，判断所述阵列基板未产生亮线后，测量所述第一测试垫与所述第二测试垫之间的电阻值；判断所述电阻值与预测电阻值大小。

可选地，若判断所述电阻值大于所述预测电阻值，则报废所述阵列基板。

在本发明实施例中，通过点灯检测判断阵列基板的电路膜层是否产生裂纹，提升检测的准确度，实现即时拦截不良的阵列基板，避免不必要的损失。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是本发明第一实施例的阵列基板的示意图。

图2是本发明第一实施例的膜层裂纹检测的流程图。

图3是本发明第一实施例的第二开关及第三开关的时序图。

图4是本发明第一实施例的阵列基板的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，其是本发明第一实施例的阵列基板的示意图；如图所示，本实施例提供一种阵列基板1，阵列基板1包括有效电路区10及膜层裂纹检测走线区11。有效电路区10包括像素阵列电路102及阵列检测电路103，像素阵列电路101包括多个子像素电路1011、多条扫描线1012及多条数据线1013，多个子像素电路1011呈矩阵排列并形成显示区1010，每一条扫描线1012穿过相邻二行的多个像素1011之间，并与位于同一行的多个像素1011耦接。每一条数据线1013穿过相邻两列的多个像素1011之间，并与其中一列的多个像素1011耦接。阵列检测电路103包括多个子检测电路，每个子检测电路中包括多个薄膜晶体管，且每个子检测电路通过相应的薄膜晶体管对应连接一个数据线。

膜层裂纹检测走线区11包括裂纹检测走线111及电阻检测走线112，裂纹检测走线111沿著有效电路区10的外围设置，裂纹检测走线111的两端分别与多条数据线1013的一条连接及阵列检测电路103对应与裂纹检测走线111连接的数据线1013的薄膜晶体管连接。电阻检测走线112的两端分别连接阵列检测电路103的第一测试垫1031及第二测试垫1032。

本实施例的像素阵列101中奇数列的多个像素1011为r像素与b像素交错排列，偶数列的多个像素1011均为g像素。本实施例的像素阵列101仅为本发明的一实施态样，不应以此为限。本实施例的阵列检测电路103的第一测试垫1031及第二测试垫1032的数量均为两个，阵列检测电路103还包括多个测试电路组1033、第一开关1034、第二开关1035及第三开关1036，测试电路组1033包括第一薄膜晶体管10331、第二薄膜晶体管10332、第三薄膜晶体管10333、与第一薄膜晶体管10331耦接的第一焊垫10334、与第二薄膜晶体管10332耦接的第二焊垫10335及与第三薄膜晶体管10333耦接的第三焊垫10336。每一个测试电路组1033对应像素阵列101中的相邻的奇数列及偶数列，第一薄膜晶体管10331通过数据线1013连接奇数列中的多个r像素，第二薄膜晶体管10332通过数据线1013连接奇数列中的多个b像素，第三薄膜晶体管10333通过数据线1031连接偶数列中的多个g像素。第一开关1034连接每一个测试电路组1033的第一薄膜晶体管10331，第二开关1035连接每一个测试电路组1033的第二薄膜晶体管10332，第三开关1036连接每一个测试电路组1033的第三薄膜晶体管10333。二个第一测试垫1031及二个第二测试垫1032分别设置在多个测试电路组1033的二侧，多个测试电路组1033的一侧具有第一测试垫1031及第二测试垫1032。本实施例的阵列检测电路103仅为本发明一实施态样，不应以此为限。

本实施例中，裂纹检测走线111的数量为两条，两条裂纹检测走线111沿著有效电路区10的外围对称设置。下述先以图中左侧的裂纹检测走线111进行说明，本实施例的裂纹检测走线111的一端连接第四列的多个g像素的数据线1013，其另一端连接阵列检测电路103对应第四列的多个g像素的第三薄膜晶体管10333。裂纹检测走线111包括相互平行并间隔设置的至少两条l形走线111a及连接至少二条l形走线111a二端的第一连接走线111b，至少两条l形走线111a沿著有效电路区10的外围设置，位于邻近有效电路区10的l形走线111a具有缺口1111，缺口1111两端的走线分别连接第二连接走线111c，两条第二连接走线111c分别连接第四列的多个g像素的数据线1013及阵列检测电路103对应第四列的多个g像素的第三薄膜晶体管10333。图中右侧的裂纹检测走线111的一端连接倒数第三列的多个g像素的数据线1013，其另一端连接阵列检测电路103对应倒数第三列的多个g像素的第三薄膜晶体管10333。上述仅为本发明一实施例，裂纹检测走线111的数量可为偶数条，偶数条裂纹检测走线111相对于阵列基板1任一对称轴对称设置。

本实施例的电阻检测走线112的数量为两组，每一组电阻检测走线112的两端分别连接位于同一侧的第一测试垫1031及第二测试垫1032，以图中左侧的电阻检测走线112进行说明，本实施例的电阻检测走线112包括两条测试走线112a，两条测试走线112a的一端分别连接第一测试垫1031及第二测试垫1032，两条测试走线112a的另一端分别连接裂纹检测走线111的两条第二连接走线111c。换句话说，本实施例的电阻检测走线112通过裂纹检测走线111连接第一测试垫1031及第二测试垫1032。上述仅为本发明一实施例，裂纹检测走线区11能包括至少一组电阻检测走线112。

请一并参阅图2及图3，其是本发明第一实施例的膜层裂纹检测的流程图及本发明第一实施例的第二开关及第三开关的时序图；如图所示，本实施例的阵列基板1进行膜层裂纹检测时，先执行步骤s10，通过阵列检测电路103对像素阵列101进行点灯检测，其根据时序图通过控制第二开关1035及第三开关1036的开关，同时持续提供负电压至第一开关1034，依序进行黑/白/红/绿/蓝画面的点灯。点灯过程中，接着执行步骤s11，判断像素阵列101的显示区1010内是否产生亮线，若显示区1010内产生微亮线或亮线时，表示阵列基板1的膜层产生裂纹，裂纹检测走线111因裂纹而断裂，数据无法通过裂纹检测走线111写入，裂纹检测走线111连接的数据线1013所连接的多个像素1011会亮起。本实施例中，若图中左侧的裂纹检测走线111因裂纹而断裂时，其连接的数据线1013所连接的第四列的多个g像素会亮起，并于显示区1010内产生绿亮线。

当显示区1010产生微亮线或亮线时，则执行步骤s12，此阵列基板1将被报废。若显示区1010未产生微亮线或亮线时，则执行步骤s13，通过电阻设备分别测量位于同一侧的第一测试垫1031及第二测试垫1032间的电阻值。接着执行步骤s14，判断电阻值与预测电阻值大小，当一侧的第一测试垫1031及第二测试垫1032间的电阻值大于预测电阻值时，表示阵列基板1的电路膜层存在裂纹，则执行步骤s12。当二侧的第一测试垫1031及第二测试垫1032之间的电阻值等于或小于预测电阻值时，表示阵列基板1的电路膜层不存在裂纹。由上述可知，本实施例的阵列基板1先通过点灯检测并判断显示区1010内是否产生亮线，以判断阵列基板1的电路膜层是否产生裂纹，进行第一次不良的阵列基板1的筛选；再通过电阻检测判断阵列基板1的电路膜层是否产生裂纹，进行第二次不良的阵列基板1的筛选，通过二次筛选实现即时拦截不良的阵列基板1，避免不良的阵列基板1流出，进而避免不必要的损失。

请参阅图4，其是本发明第二实施例的阵列基板的示意图；如图所示，本实施例的阵列基板1与第一实施例的阵列基板不同在于，本实施例的阵列检测电路103仅具有一个第一测试垫1031及一个第二测试垫1032，第一测试垫1031及第二测试垫1032分别设置于多个测试电路组1033的二侧，并通过电阻检测走线112连接，电阻检测走线112沿著裂纹检测走线111的外围设置。本实施例的膜层裂纹检测方法与第一实施例的膜层裂纹检测方式不同在于，仅要检测一次第一测试垫1031及第二测试垫1032之间的电阻值，电阻值的判断方式与上述实施例相同，于此不再详细说明。

然第一实施例及第二实施例的阵列基板于进行膜层裂纹检测时，裂纹检测走线111容易引起多条数据线1013的阻抗差异。从图1与图4可以看出，连接于同一扫描线上的多个所述子像素电路中像素发光颜色相同的组成一组，连接位于同一组内的各子像素电路的数据线中，有一条连接所述裂纹检测走线，则其他未连接所述裂纹检测走线的数据线中设置有补偿电阻。如图1及图4中，于连接偶数列的多个像素1011的数据线1013与对应的第三薄膜晶体管10333之间设有补偿电阻12。

综上所述，本发明提供一种阵列基板及膜层裂纹检测方法，阵列基板先通过点灯检测并判断显示区内是否产生亮线，以判断阵列基板的电路膜层是否产生裂纹，进行第一次不良的阵列基板的筛选；再通过电阻检测判断阵列基板的电路膜层是否产生裂纹，进行第二次不良的阵列基板的筛选，有效提升检测的准确度，实现即时拦截不良的阵列基板，避免不良的阵列基板流出，进而避免不必要的损失。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。