谐振器及滤波器的制作方法

[0001]
本发明涉及谐振器及滤波器。


背景技术：

[0002]
提出了一种谐振器，具有：条带（strip）线路，与形成在电介质基板的一方的主面侧的屏蔽导体对置；以及通路（via）电极，一端与形成在电介质基板的另一方的主面侧的屏蔽导体连接，另一端与条带线路连接（日本特开2017-195565号公报、日本特许第3501327号公报、及日本特表2011-507312号公报）。通路电极的一端与屏蔽导体连接的这样的谐振器能够作为λ/4谐振器动作。


技术实现要素：

[0003]
但是，上述那样的λ/4谐振器虽然对于小型化是有效的，但在谐振时，电流集中于通路电极与屏蔽导体接触的部分即短路部。对此，可以考虑增大电流路径的截面积，以通过消除电流向短路部的集中来提高q值。例如，可以考虑增大通路直径、增加通路的条数。但是，在这样做的情况下，谐振器的大小变大，不能满足谐振器的小型化的要求。
[0004]
本发明的目的在于提供q值良好的谐振器及使用该谐振器的滤波器。
[0005]
基于本发明的一技术方案的谐振器具有：通路电极部，形成在电介质基板内；多个屏蔽导体，以将前述通路电极部包围的方式形成于前述电介质基板；第1条带线路，在前述电介质基板内与前述通路电极部的一端连接，并且与前述多个屏蔽导体中的第1屏蔽导体对置；以及第2条带线路，在前述电介质基板内与前述通路电极部的另一端连接，并且与前述多个屏蔽导体中的第2屏蔽导体对置。
[0006]
基于本发明的另一技术方案的滤波器具备上述那样的谐振器。
[0007]
根据本发明，能够提供q值良好的谐振器及使用该谐振器的滤波器。
附图说明
[0008]
图1是表示基于第1实施方式的谐振器的立体图。
[0009]
图2是表示基于第1实施方式的谐振器的剖视图。
[0010]
图3是表示基于第1实施方式的谐振器的俯视图。
[0011]
图4是表示基于第1实施方式的变形例1的谐振器的立体图。
[0012]
图5是表示基于第1实施方式的变形例1的谐振器的剖视图。
[0013]
图6是表示基于第1实施方式的变形例1的谐振器的俯视图。
[0014]
图7a及图7b是表示基于第1实施方式的变形例2的谐振器的俯视图。
[0015]
图8是表示基于第1实施方式的变形例3的谐振器的俯视图。
[0016]
图9a～图9c是表示基于第1实施方式的变形例4的谐振器的俯视图。
[0017]
图10是表示基于第1实施方式的变形例5的谐振器的俯视图。
[0018]
图11a及图11b是表示基于第1实施方式的变形例6的谐振器的俯视图。
[0019]
图12是表示基于第1实施方式的变形例6的谐振器的等效电路的图。
[0020]
图13是表示基于第1实施方式的变形例7的谐振器的俯视图。
[0021]
图14是表示基于第1实施方式的变形例8的谐振器的立体图。
[0022]
图15是表示基于第1实施方式的变形例9的谐振器的立体图。
[0023]
图16是表示基于第1实施方式的变形例9的谐振器的剖视图。
[0024]
图17是表示基于第1实施方式的变形例9的谐振器的俯视图。
[0025]
图18是表示基于第1实施方式的变形例10的谐振器的立体图。
[0026]
图19是表示基于第1实施方式的变形例10的谐振器的剖视图。
[0027]
图20是表示基于第1实施方式的变形例10的谐振器的俯视图。
[0028]
图21是表示基于第1实施方式的变形例11的谐振器的立体图。
[0029]
图22是表示基于第1实施方式的变形例11的谐振器的剖视图。
[0030]
图23是表示基于第1实施方式的变形例11的谐振器的俯视图。
[0031]
图24是表示基于第1实施方式的变形例12的谐振器的立体图。
[0032]
图25是表示基于第1实施方式的变形例12的谐振器的剖视图。
[0033]
图26是表示基于第1实施方式的变形例12的谐振器的俯视图。
[0034]
图27是表示基于第1实施方式的变形例13的谐振器的立体图。
[0035]
图28是表示基于第1实施方式的变形例13的谐振器的剖视图。
[0036]
图29是表示基于第1实施方式的变形例13的谐振器的俯视图。
[0037]
图30是表示基于第2实施方式的滤波器的立体图。
[0038]
图31是表示基于第2实施方式的滤波器的剖视图。
[0039]
图32是表示基于第2实施方式的滤波器的俯视图。
具体实施方式
[0040]
对于有关本发明的谐振器及滤波器，以下举优选的实施方式并参照附图详细地进行说明。
[0041]
［第1实施方式］使用图1～图3对基于第1实施方式的谐振器进行说明。图1是表示基于本实施方式的谐振器的立体图。图2是表示基于本实施方式的谐振器的剖视图。图2对应于图1的ii－ii线。图3是表示基于本实施方式的谐振器的俯视图。
[0042]
如图1所示，基于本实施方式的谐振器10至少具有在上部及下部分别形成有上部屏蔽导体12a及下部屏蔽导体12b的电介质基板14、以及形成在电介质基板14内的1个构造体16。上部屏蔽导体12a被形成在电介质基板14的一方的主面侧。下部屏蔽导体12b被形成在电介质基板14的另一方的主面侧。构造体16具有与上部屏蔽导体12a对置的上部条带线路18a、以及与下部屏蔽导体12b对置的下部条带线路18b。构造体16还具有形成在电介质基板14内并且从上部条带线路18a到下部条带线路18b形成的通路电极部20。上部条带线路18a及下部条带线路18b的俯视形状例如是长方形。
[0043]
电介质基板14通过层叠多个电介质层而构成。电介质基板14例如被形成为长方体状。在电介质基板14的4个侧面中的第1侧面14a，形成有第1输入输出端子22a。在与第1侧面14a对置的第2侧面14b，形成有第2输入输出端子22b。在电介质基板14的4个侧面中的第3侧
面14c，形成有第1侧面屏蔽导体12ca。在与第3侧面14c对置的第4侧面14d，形成有第2侧面屏蔽导体12cb。
[0044]
在本实施方式中，通路电极部20由单一的通路电极24构成。通路电极24被埋入到形成于电介质基板14的通路孔中。
[0045]
上部屏蔽导体12a经由第1连接线路32a而与第1输入输出端子22a耦合。更具体地讲，上部屏蔽导体12a经由第1连接线路32a而与第1输入输出端子22a导通。此外，上部屏蔽导体12a经由第2连接线路32b而与第2输入输出端子22b耦合。更具体地讲，上部屏蔽导体12a经由第2连接线路32b而与第2输入输出端子22b导通。
[0046]
通路电极部20和第1侧面屏蔽导体12ca及第2侧面屏蔽导体12cb如半同轴谐振器那样动作。流到通路电极部20的电流的朝向与流到第1侧面屏蔽导体12ca的电流的朝向相反，此外，流到通路电极部20的电流的朝向与流到第2侧面屏蔽导体12cb的电流的朝向相反。因此，能够将电磁场关入在由屏蔽导体12a、12b、12ca、12cb包围的部分，能够减小由放射造成的损失，并且能够减小向外部的影响。在谐振时的某个时点，以从上部屏蔽导体12a的中心向上部屏蔽导体12a的面整体扩散的方式流过电流。此时，在下部屏蔽导体12b，以从下部屏蔽导体12b的面整体朝向下部屏蔽导体12b的中心集中的方式流过电流。此外，在谐振时的其他时点，以从下部屏蔽导体12b的中心向下部屏蔽导体12b的面整体扩散的方式流过电流。此时，在上部屏蔽导体12a，以从上部屏蔽导体12a的面整体朝向上部屏蔽导体12a的中心集中的方式流过电流。以向上部屏蔽导体12a或下部屏蔽导体12b的面整体扩散的方式流过的电流也原样同样地流到第1侧面屏蔽导体12ca及第2侧面屏蔽导体12cb。即，电流流到线宽较宽的导体。由于线宽较宽的导体电阻成分较少，所以q值的劣化较小。
[0047]
在本实施方式中，通路电极部20既不与上部屏蔽导体12a导通，也不与下部屏蔽导体12b导通。在与通路电极部20连接的上部条带线路18a和上部屏蔽导体12a之间，存在静电电容（开放端电容）。此外，在与通路电极部20连接的下部条带线路18b和下部屏蔽导体12b之间，也存在静电电容。通路电极部20与上部条带线路18a及下部条带线路18b一起构成λ/2谐振器。基于本实施方式的谐振器10能够作为两端开放型的λ/2谐振器动作。
[0048]
在日本特开2017-195565号公报、日本特许第3501327号公报、及日本特表2011-507312号公报中记载那样的λ/4谐振器中，在谐振时，电流集中于通路电极部与屏蔽导体接触的部分、即短路部。通路电极部与屏蔽导体接触的部分是电流的路径垂直地拐弯的部分。如果电流集中于电流的路径较大地拐弯的部位，则担心不一定能得到足够良好的q值。也可以考虑增大电流路径的截面积，以通过消除电流向短路部的集中来提高q值。例如，可以考虑增大通路直径、增加通路的条数。但是，在这样做的情况下，谐振器的大小变大，不能满足谐振器的小型化的要求。对此，在本实施方式中，通路电极部20既不与上部屏蔽导体12a接触，也不与下部屏蔽导体12b接触。即，在本实施方式中，构成了两端开放型的λ/2谐振器。因此，在本实施方式中，能够防止在上部屏蔽导体12a及下部屏蔽导体12b发生局部性的电流的集中，另一方面，能够使电流集中于通路电极部20的中心附近。由于电流集中的部位仅是通路电极部20，即，由于电流集中于有连续性（直线性）的部位，所以根据本实施方式，能够使q值提高。
[0049]
这样，在本实施方式中，对置于上部屏蔽导体12a的上部条带线路18a与通路电极部20的一端连接，对置于下部屏蔽导体12b的下部条带线路18b与通路电极部20的另一端连
接。因此，根据本实施方式，能够在防止在上部屏蔽导体12a及下部屏蔽导体12b发生局部性的电流的集中的同时，使足够的电流集中于通路电极部20的中心附近。因而，根据本实施方式，能够提供q值良好的谐振器10。
[0050]
（变形例1）使用图4～图6对基于本实施方式的变形例1的谐振器进行说明。图4是表示基于本变形例的谐振器的立体图。图5是表示基于本变形例的谐振器的剖视图。图5与图4的v－v线对应。图6是表示基于本变形例的谐振器的俯视图。
[0051]
基于本变形例的谐振器10其通路电极部20由多个通路电极即多个通路电极24构成。多个通路电极24沿着假想的圆36排列。在本变形例中，由于通过将多个通路电极24以沿着假想的圆36的方式排列而构成了通路电极部20，所以该通路电极部20能够如与该假想的圆36对应的大直径的通路电极那样动作。这样，也可以由多个通路电极24构成通路电极部20。而且，也可以将多个通路电极24以沿着假想的圆36的方式排列。
[0052]
（变形例2）使用图7a及图7b对基于本实施方式的变形例2的谐振器进行说明。图7a及图7b是表示基于本变形例的谐振器的俯视图。图7a表示构成通路电极部20的多个通路电极24沿着假想的椭圆37排列的例子。图7b表示了构成通路电极部20的多个通路电极24沿着假想的跑道（track）形状38排列的例子。
[0053]
在图7a所示的例子中，构成通路电极部20的多个通路电极24沿着假想的椭圆37排列。在图7b所示的例子中，构成通路电极部20的多个通路电极24沿着假想的跑道形状38排列。所谓的跑道形状，是由对置的两个半圆部和将这些半圆部连接的两个平行的直线部构成的形状。在本变形例中，构成通路电极部20的多个通路电极24以沿着假想的椭圆37或假想的跑道形状38的方式排列。因此，在本变形例中，该通路电极部20能够如与该假想的椭圆37或该假想的跑道形状38对应的大直径的通路电极那样动作。这样，也可以通过将多个通路电极24以沿着假想的椭圆37或假想的跑道形状38的方式排列而构成通路电极部20。
[0054]
（变形例3）使用图8对基于本实施方式的变形例3的谐振器进行说明。图8是表示基于本变形例的谐振器的俯视图。
[0055]
基于本变形例的谐振器10其构成通路电极部20的多个通路电极24沿着假想的多边形40（例如四边形）排列。在本变形例中，由于构成通路电极部20的多个通路电极24以沿着假想的多边形40的方式排列，所以该通路电极部20能够如与该假想的多边形40对应的大直径的通路电极那样动作。这样，也可以通过将多个通路电极24以沿着假想的多边形40的方式排列而构成通路电极部20。作为多边形，图8所示那样的四边形以外，还可以举出六边形、八边形等。
[0056]
（变形例4）使用图9a～图9c对基于本实施方式的变形例4的谐振器进行说明。图9a～图9c是表示基于本变形例的谐振器的俯视图。
[0057]
基于本变形例的谐振器10其构成通路电极部20的多个通路电极24沿着假想的圆弧42排列。假想的圆弧42的朝向没有被特别限定。图9b表示相对于图9a使假想的圆弧42的朝向逆时针旋转了90度的情况下的例子。此外，假想的圆弧42的半径也没有被特别限定。图
9c表示相对于图9b将假想的圆弧42的半径设定得较大的情况下的例子。在本变形例中，由于构成通路电极部20的多个通路电极24以沿着假想的圆弧42的方式排列，所以该通路电极部20能够如与该假想的圆弧42对应的大直径的通路电极那样动作。这样，也可以通过将多个通路电极24以沿着假想的圆弧42的方式排列而构成通路电极部20。
[0058]
（变形例5）使用图10对基于本实施方式的变形例5的谐振器进行说明。图10是表示基于本变形例的谐振器的俯视图。
[0059]
基于本变形例的谐振器10其构成通路电极部20的多个通路电极24沿着假想的直线44排列。在本变形例中，由于构成通路电极部20的多个通路电极24以沿着假想的直线44的方式排列，所以该通路电极部20能够如与该假想的直线44对应的大直径的通路电极那样动作。这样，也可以通过将多个通路电极24以沿着假想的直线44的方式排列而构成通路电极部20。
[0060]
（变形例6）使用图11a～图12对基于本实施方式的变形例6的谐振器进行说明。图11a及图11b是表示基于本变形例的谐振器的俯视图。图11a表示第1通路电极24a及第2通路电极24b以沿着假想的椭圆37的一部分的方式排列的例子。图11b表示第1通路电极24a及第2通路电极24b以沿着假想的跑道形状38的一部分的方式排列的例子。
[0061]
在本变形例中，通路电极部20具有第1通路电极部20a和第2通路电极部20b。第1通路电极部20a和第2通路电极部20b以相互邻接的方式配置。第1通路电极部20a由多个第1通路电极24a构成。第2通路电极部20b由多个第2通路电极24b构成。在第1通路电极部20a与第2通路电极部20b之间不存在其他的通路电极部。
[0062]
在图11a所示的例子中，多个第1通路电极24a当从上表面观察时沿着构成假想的椭圆37的轮廓线的一部分的假想的第1弯曲线45a排列。此外，在图11a所示的例子中，多个第2通路电极24b当从上表面观察时沿着构成假想的椭圆37的轮廓线的一部分的假想的第2弯曲线45b排列。在图11b所示的例子中，多个第1通路电极24a当从上表面观察时沿着构成假想的跑道形状38的轮廓线的一部分的假想的第1弯曲线46a排列。此外，在图11b所示的例子中，多个第2通路电极24b当从上表面观察时沿着构成假想的跑道形状38的轮廓线的一部分的假想的第2弯曲线46b排列。在图11a及图11b中，表示了第1通路电极部20a由5个第1通路电极24a构成、第2通路电极部20b由5个第2通路电极24b构成的例子，但并不限定于此。也可以第1通路电极部20a由例如3个第1通路电极24a构成，也可以第2通路电极部20b由例如3个第2通路电极24b构成。此外，也可以第1通路电极部20a由例如7个第1通路电极24a构成，也可以第2通路电极部20b由例如7个第2通路电极24b构成。
[0063]
在本变形例中，将第1通路电极24a及第2通路电极24b以沿着假想的椭圆37或假想的跑道形状38的方式排列，是基于以下这样的理由。即，在将谐振器10多级化而构成滤波器的情况下，如果单单增大通路电极部20的直径，则在谐振器10间产生电壁，导致q值的劣化。相对于此，如果将通路电极部20做成椭圆形，将谐振器10在该椭圆形的短轴方向上多级化，则通路电极部20间的距离相互变长，所以能够使q值提高。此外，如果将通路电极部20做成假想的跑道形状38，将谐振器10在与该假想的跑道形状38的直线部的长度方向垂直的方向上多级化，则通路电极部20间的距离相互变长，所以能够使q值提高。基于这样的理由，在本
变形例中，将第1通路电极24a及第2通路电极24b以沿着假想的椭圆37或假想的跑道形状38的方式排列。
[0064]
此外，在本变形例中，将第1通路电极24a及第2通路电极24b分别配置在假想的椭圆37的端部、即假想的椭圆37中的曲率较大的两端部，是基于以下这样的理由。此外，在本变形例中，将第1通路电极24a及第2通路电极24b分别配置在假想的跑道形状38的半圆部，是基于以下这样的理由。即，高频电流集中于假想的椭圆37的端部、即假想的椭圆37中的曲率较大的两端部。此外，高频电流集中于假想的跑道形状38的两端部、即假想的跑道形状38的半圆部。因此，即使不将通路电极24a、24b配置在假想的椭圆37或假想的跑道形状38的两端部以外的部分，也不会导致高频电流的大幅的下降。此外，如果减少通路电极24a、24b的数量，则能够缩短为了形成通路所需要的时间，所以能够实现生产量的提高。此外，如果减少通路电极24a、24b的数量，则能够减少被埋入到通路中的银等材料，所以也能够实现成本降低。此外，由于在第1通路电极部20a与第2通路电极部20b间形成电磁场比较稀疏的区域，所以也能够在该区域中形成用于耦合调整等的图案。从这样的观点，在本变形例中，将第1通路电极24a及第2通路电极24b配置在假想的椭圆37或假想的跑道形状38的两端部。
[0065]
图12是表示基于本变形例的谐振器的等效电路的图。如图12所示，构成第1λ/2谐振器34a，所述第1λ/2谐振器34a包括下部条带线路18b的一部分、第1通路电极部20a和上部条带线路18a的一部分。此外，如图12所示，构成第2λ/2谐振器34b，所述第2λ/2谐振器34b包括下部条带线路18b的另一部分、第2通路电极部20b和上部条带线路18a的另一部分。在第1λ/2谐振器34a和第2λ/2谐振器34b流动同相的电流。由于在第1λ/2谐振器34a和第2λ/2谐振器34b流动的电流是同相的，所以第1通路电极部20a与第2通路电极部20b之间的区域成为电磁场稀疏的状态。因此，在本变形例中，能够在抑制不需要的耦合的同时，在第1通路电极部20a与第2通路电极部20b之间配置图案。
[0066]
这样，也可以由相互邻接的第1通路电极部20a和第2通路电极部20b构成通路电极部20。而且，也可以将第1通路电极部20a和第2通路电极部20b以分别沿着构成假想的椭圆37的轮廓线的一部分的假想的第1弯曲线45a及假想的第2弯曲线45b的方式排列。此外，也可以将第1通路电极部20a和第2通路电极部20b以分别沿着构成假想的跑道形状38的轮廓线的一部分的假想的第1弯曲线46a及假想的第2弯曲线46b的方式排列。
[0067]
（变形例7）使用图13对基于本实施方式的变形例7的谐振器进行说明。图13是表示基于本变形例的谐振器的俯视图。
[0068]
基于本变形例的谐振器10以第1通路电极部20a及第2通路电极部20b分别沿着假想的圆的方式排列。
[0069]
以下对基于本变形例的谐振器10的评价结果进行说明。基于参考例的谐振器通过将第1通路电极部20a的上端及第2通路电极部20b的上端与上部屏蔽导体12a直接连接而构成。测量基于参考例的谐振器的无负载q值，为约450。测量基于实施例即本变形例的谐振器10的无负载q值，为约540。因此可知，根据本变形例，与参考例相比能够使无负载q值提高约20%。
[0070]
这样，也可以将第1通路电极部20a及第2通路电极部20b以分别沿着假想的圆的方式排列。
[0071]
（变形例8）使用图14对基于本实施方式的变形例8的谐振器进行说明。图14是表示基于本变形例的谐振器的立体图。
[0072]
基于本变形例的谐振器10是第1通路电极部20a及第2通路电极部20b分别由单一的通路电极24构成的结构。这样，也可以将第1通路电极部20a及第2通路电极部20b分别用单一的通路电极24构成。
[0073]
（变形例9）使用图15～图17对基于本实施方式的变形例9的谐振器进行说明。图15是表示基于本变形例的谐振器的立体图。图16是表示基于本变形例的谐振器的剖视图。图16对应于图15中的xvi－xvi线。图17是表示基于本变形例的谐振器的俯视图。
[0074]
基于本变形例的谐振器10是第1输入输出端子22a及第2输入输出端子22b不与上部屏蔽导体12a导通的结构。在本变形例中，与第1输入输出端子22a连接的第1连接线路32a和上部屏蔽导体12a经由第1间隙26a被电容耦合。此外，在本变形例中，与第2输入输出端子22b连接的第2连接线路32b和上部屏蔽导体12a经由第2间隙26b被电容耦合。
[0075]
这样，也可以第1输入输出端子22a及第2输入输出端子22b不与上部屏蔽导体12a导通。根据本变形例，在与第1输入输出端子22a连接的第1连接线路32a和上部屏蔽导体12a之间形成电容。此外，根据本变形例，在与第2输入输出端子22b连接的第2连接线路32b和上部屏蔽导体12a之间形成电容。因此，根据本变形例，通过适当设定这些电容，能够调整外部q。
[0076]
另外，这里以对于图4～图6所示的谐振器10不使第1输入输出端子22a及第2输入输出端子22b与上部屏蔽导体12a导通的情况为例进行了说明，但并不限定于此。也可以对于图1～图3、图7a～图14所示的谐振器10不使第1输入输出端子22a及第2输入输出端子22b与上部屏蔽导体12a导通。即，也可以在图1～图3所示的谐振器10中使得与第1输入输出端子22a连接的第1连接线路32a和上部屏蔽导体12a经由第1间隙26a电容耦合。此外，也可以在图1～图3所示的谐振器10中使得与第2输入输出端子22b连接的第2连接线路32b和上部屏蔽导体12a经由第2间隙26b电容耦合。此外，也可以在图7a～图14所示的谐振器10中使得与第1输入输出端子22a连接的第1连接线路32a和上部屏蔽导体12a经由第1间隙26a电容耦合。此外，也可以在图7a～图14所示的谐振器10中使得与第2输入输出端子22b连接的第2连接线路32b和上部屏蔽导体12a经由第2间隙26b电容耦合。
[0077]
（变形例10）使用图18～图20对基于本实施方式的变形例10的谐振器进行说明。图18是表示基于本变形例的谐振器的立体图。图19是表示基于本变形例的谐振器的剖视图。图19与图18的xix－xix线对应。图20是表示基于本变形例的谐振器的俯视图。
[0078]
基于本变形例的谐振器10是第1输入输出端子22a及第2输入输出端子22b与上部条带线路18a导通的结构。在本变形例中，第1输入输出端子22a及第2输入输出端子22b不与上部屏蔽导体12a连接。在本变形例中，也能够实现q值良好的λ/2谐振器。
[0079]
另外，这里以对于图4所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b与上部条带线路18a导通的情况为例进行了说明，但并不限定于此。也可以对于图1～图3、图7a～图14所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b与上部条带
线路18a导通。
[0080]
（变形例11）使用图21～图23对基于本实施方式的变形例11的谐振器进行说明。图21是表示基于本变形例的谐振器的立体图。图22是表示基于本变形例的谐振器的剖视图。图22与图21的xxii－xxii线对应。图23是表示基于本变形例的谐振器的俯视图。
[0081]
基于本变形例的谐振器10是第1输入输出端子22a及第2输入输出端子22b不与上部条带线路18a导通的结构。在本变形例中，与第1输入输出端子22a连接的第1连接线路32a和上部条带线路18a经由第1间隙26a被电容耦合。此外，在本变形例中，与第2输入输出端子22b连接的第2连接线路32b和上部条带线路18a经由第2间隙26b被电容耦合。
[0082]
这样，也可以第1输入输出端子22a及第2输入输出端子22b不与上部条带线路18a导通。根据本变形例，在与第1输入输出端子22a连接的第1连接线路32a和上部条带线路18a之间形成电容。此外，根据本变形例，在与第2输入输出端子22b连接的第2连接线路32b和上部条带线路18a之间形成电容。因此，根据本变形例，可以通过适当设定这些电容来调整外部q。
[0083]
另外，这里以对于图4所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b分别经由第1间隙26a及第2间隙26b而与上部条带线路18a电容耦合的情况为例进行了说明。但是，并不限定于此。也可以对于图1～图3、图7a～图14所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b分别经由第1间隙26a及第2间隙26b而与上部条带线路18a电容耦合。
[0084]
（变形例12）使用图24～图26对基于本实施方式的变形例12的谐振器进行说明。图24是表示基于本变形例的谐振器的立体图。图25是表示基于本变形例的谐振器的剖视图。图25与图24的xxv－xxv线对应。图26是表示基于本变形例的谐振器的俯视图。
[0085]
基于本变形例的谐振器10是第1输入输出端子22a及第2输入输出端子22b与通路电极部20导通的结构。在本变形例中，也能够实现q值良好的λ/2谐振器。
[0086]
另外，这里以对于图4所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b与通路电极部20导通的情况为例进行了说明，但并不限定于此。也可以对于图1～图3、图7a～图14所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b与通路电极部20导通。
[0087]
（变形例13）使用图27～图29对基于本实施方式的变形例13的谐振器进行说明。图27是表示基于本变形例的谐振器的立体图。图28是表示基于本变形例的谐振器的剖视图。图28与图27的xxviii－xxviii线对应。图29是表示基于本变形例的谐振器的俯视图。
[0088]
基于本变形例的谐振器10是第1输入输出端子22a及第2输入输出端子22b不与通路电极部20导通的结构。在本变形例中，通路电极部20与第1输入输出端子22a经由第1间隙26a被电容耦合。此外，在本变形例中，通路电极部20与第2输入输出端子22b经由第2间隙26b被电容耦合。
[0089]
这样，也可以第1输入输出端子22a及第2输入输出端子22b不与通路电极部20导通。根据本变形例，在通路电极部20与第1输入输出端子22a之间形成电容。此外，根据本变
形例，在通路电极部20与第2输入输出端子22b之间形成电容。因此，根据本变形例，通过适当设定这些电容，能够调整外部q。
[0090]
另外，这里以对于图4所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b分别经由第1间隙26a及第2间隙26b而与通路电极部20电容耦合的情况为例进行了说明。但是，并不限定于此。也可以对于图1～图3、图7a～图14所示的谐振器10使第1输入输出端子22a及第2输入输出端子22b分别经由第1间隙26a及第2间隙26b而与通路电极部20电容耦合。
[0091]
［第2实施方式］使用图30～图32对基于第2实施方式的滤波器进行说明。图30是表示基于本实施方式的滤波器的立体图。图31是表示基于本实施方式的滤波器的剖视图。图31与图30的xxxi－xxxi线对应。图32是表示基于本实施方式的滤波器的俯视图。
[0092]
基于本实施方式的滤波器（电介质滤波器）30是将使用图4～图6上述的谐振器10多级化的结构。这里，以将谐振器10设为3级的情况为例进行说明，但并不限定于此。
[0093]
如图30～图32所示，在本实施方式中，具备3个构造体16。构造体16如上述那样，具有与上部屏蔽导体12a对置的上部条带线路18a以及与下部屏蔽导体12b对置的下部条带线路18b。构造体16还具有形成在电介质基板14内并且从上部条带线路18a到下部条带线路18b形成的通路电极部20。另外，适当设定3个构造体16各自的构成要素的尺寸，以得到希望的电气特性。此外，也可以在各个构造体16间适当设定未图示的图案。
[0094]
这样，也可以适当使用多个谐振器10而构成滤波器30。由于使用q值良好的谐振器10，所以能够得到良好的特性的滤波器30。
[0095]
另外，这里以将图4所示的谐振器10多级化的情况为例进行了说明，但并不限定于此。也可以将图1～图3、图7a～图14所示的谐振器10多级化。
[0096]
如果将上述实施方式总结，则成为以下这样。
[0097]
谐振器（10）具有：通路电极部（20），形成在电介质基板（14）内；多个屏蔽导体（12a、12b、12ca、12cb），以将前述通路电极部包围的方式形成于前述电介质基板；第1条带线路（18a），在前述电介质基板内与前述通路电极部的一端连接，并且与前述多个屏蔽导体中的第1屏蔽导体（12a）对置；以及第2条带线路（18b），在前述电介质基板内与前述通路电极部的另一端连接，并且与前述多个屏蔽导体中的第2屏蔽导体（12b）对置。在这样的结构中，对置于第1屏蔽导体的第1条带线路与通路电极部的一端连接，对置于第2屏蔽导体的第2条带线路与通路电极部的另一端连接。根据这样的结构，能够在防止在第1屏蔽导体及第2屏蔽导体发生局部性的电流的集中的同时，使足够的电流集中于通路电极部的中心附近。因而，根据这样的结构，能够得到q值良好的谐振器。
[0098]
前述通路电极部与前述第1条带线路及前述第2条带线路一起构成λ/2谐振器。
[0099]
也可以，第1输入输出端子（22a）及第2输入输出端子（22b）与前述第1屏蔽导体耦合。在这样的结构中，也能够得到q值良好的谐振器。
[0100]
也可以，前述第1输入输出端子及前述第2输入输出端子与前述第1屏蔽导体导通。在这样的结构中，也能够得到q值良好的谐振器。
[0101]
也可以，前述第1输入输出端子及前述第2输入输出端子不与前述第1屏蔽导体导通，前述第1屏蔽导体和前述第1输入输出端子经由第1间隙（26a）被电容耦合，前述第1屏蔽
导体和前述第2输入输出端子经由第2间隙（26b）被电容耦合。根据这样的结构，通过适当设定由第1间隙形成的电容和由第2间隙形成的电容，能够调整外部q。
[0102]
也可以，第1输入输出端子及第2输入输出端子与前述第1条带线路耦合。在这样的结构中，也能够得到q值良好的谐振器。
[0103]
也可以，前述第1输入输出端子及前述第2输入输出端子与前述第1条带线路导通。在这样的结构中，也能够得到q值良好的谐振器。
[0104]
也可以，前述第1输入输出端子及前述第2输入输出端子不与前述第1条带线路导通，前述第1条带线路与前述第1输入输出端子经由第1间隙被电容耦合，前述第1条带线路与前述第2输入输出端子经由第2间隙被电容耦合。根据这样的结构，通过适当设定由第1间隙形成的电容和由第2间隙形成的电容，能够调整外部q。
[0105]
也可以，第1输入输出端子及第2输入输出端子与前述通路电极部耦合。在这样的结构中，也能够得到q值良好的谐振器。
[0106]
也可以，第1输入输出端子及第2输入输出端子与前述通路电极部导通。在这样的结构中，也能够得到q值良好的谐振器。
[0107]
也可以，第1输入输出端子及第2输入输出端子不与前述通路电极部导通，前述通路电极部和前述第1输入输出端子经由第1间隙被电容耦合，前述通路电极部和前述第2输入输出端子经由第2间隙被电容耦合。根据这样的结构，通过适当设定由第1间隙形成的电容和由第2间隙形成的电容，能够调整外部q。
[0108]
也可以，前述通路电极部由单一的通路电极（24）构成。在这样的结构中，也能够得到q值良好的谐振器。
[0109]
也可以，前述通路电极部由多个通路电极构成。在这样的结构中，也能够得到q值良好的谐振器。
[0110]
也可以，前述多个通路电极当从上表面观察时沿着假想的圆（36）、假想的椭圆（37）、假想的跑道形状（38）、假想的多边形（40）、假想的圆弧（42）或假想的直线（44）排列。在这样的结构中，也能够得到q值良好的谐振器。
[0111]
也可以，前述通路电极部具有邻接形成的第1通路电极部（20a）和第2通路电极部（20b）。在这样的结构中，也能够得到q值良好的谐振器。
[0112]
也可以，前述第1通路电极部由多个第1通路电极（24a）构成，前述第2通路电极部由多个第2通路电极（24b）构成，在前述第1通路电极部与前述第2通路电极部之间不存在其他的通路电极部，前述多个第1通路电极当从上表面观察时沿着假想的第1弯曲线（46a）排列，前述多个第2通路电极当从上表面观察时沿着假想的第2弯曲线（46b）排列。根据这样的结构，由于在第1通路电极部与第2通路电极部之间不存在其他的通路电极部，所以能够缩短为了形成通路所需要的时间，进而，能够实现生产量的提高。此外，根据这样的结构，由于在第1通路电极部与第2通路电极部之间不存在其他的通路电极部，所以被埋入到通路中的银等的材料较少就可以，进而还能够实现成本降低。此外，由于在第1通路电极部与第2通路电极部间形成电磁场比较稀疏的区域，所以也能够在该区域形成用于耦合调整等的图案。
[0113]
也可以，前述第1弯曲线及前述第2弯曲线构成假想的椭圆或假想的跑道形状的轮廓线的一部分。在这样的结构中，也能够得到q值良好的谐振器。
[0114]
滤波器（30）具备上述那样的谐振器。
[0115]
附图标记说明10
…
谐振器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12a
…
上部屏蔽导体12b
…
下部屏蔽导体
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12ca
…
第1侧面屏蔽导体12cb
…
第2侧面屏蔽导体
ꢀꢀꢀꢀꢀꢀꢀꢀ
14
…
电介质基板16
…
构造体
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
18a、18b
…
条带线路20
…
通路电极部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20a
…
第1通路电极部20b
…
第2通路电极部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
22a
…
第1输入输出端子22b
…
第2输入输出端子
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
24a
…
第1通路电极24b
…
第2通路电极
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
26a
…
第1间隙26b
…
第2间隙
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30
…
滤波器32a
…
第1连接线路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32b
…
第2连接线路34a
…
第1λ/2谐振器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
34b
…
第2λ/2谐振器36
…
假想的圆
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
37
…
假想的椭圆38
…
假想的跑道形状
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
…
假想的多边形42
…
假想的圆弧
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
44
…
假想的直线45a、46a
…
假想的第1弯曲线45b、46b
…
假想的第2弯曲线。