半导体结构和封装件的制作方法

本公开涉及半导体管芯以及容纳半导体管芯的封装件。

背景技术：

氮化镓(gan)基半导体器件因其属性(诸如高击穿电场、高载流子密度、高电子迁移率和高饱和率)而在功率电子应用领域引起了相当多的关注。另一方面，存在基于具有大尺寸、低成本和高可扩展性的硅上gan(gan-on-si)平台的用于实现智能功率集成电路(智能功率ic)的已知技术。

当前，高电压功率部件(例如，功率晶体管、gan基hemt(高电子迁移率晶体管)器件等)在容纳低电压外围器件并形成混合数字/模拟电路的芯片上制造或键合到这样的芯片。特别地，采用与利用cmos硅技术获得的外围电路相关联的gan基技术，获得了诸如参考电压发生器、电压比较器和电压转换器的模拟功能块。

在上述技术方案中，例如，针对有害的操作条件(例如，过电流和过电压的情况下)，外围电路具有例如保护和/或控制功率部件的功能，并且对于保证高电压功率部件的鲁棒控制、更大的功能性和更高的可靠性是必需的。

非常期望将功率器件集成在容纳外围功能块的同一芯片中，从而尽可能提高集成密度。

但是，外围电路的性能(例如，功率器件的性能)取决于温度。由功率器件生成的过高温度可能导致外围电路故障，或者在极端情况下烧坏芯片或其部分。

已提出了用于在电路级别管理温度的解决方案(例如，过温保护电路)。同样，已知在封装级别使用散热器的冷却方案。

然而，当集成密度增加并且电子功率器件与外围电路之间的距离更小时，上述解决方案并不令人满意。

技术实现要素：

本公开提供了半导体结构和封装件，其克服现有技术的限制。

根据一个方面，提供了一种半导体结构。该半导体结构包括：结构体，由半导体材料制成并且具有第一侧和第二侧，所述结构体的所述第一侧包括第一区域和第二区域，所述第二区域至少部分地包围所述第一区域；至少一个低电压半导体器件，被布置在所述第二区域中；至少一个半导体功率器件，被布置在所述第一区域中；导热耦合界面，耦合在所述至少一个半导体功率器件与所述结构体之间；第三区域，位于所述第一区域和所述第二区域之间，所述第三区域包括沟槽绝缘结构，所述沟槽绝缘结构在所述结构体中沿第一方向从所述第一侧开始朝向所述第二侧延伸，所述沟槽绝缘结构具有尺寸和材料以便形成沿基本上与所述第一方向正交的第二方向从所述第一区域朝向所述第二区域的热传导的障碍。

在一些实施例中，所述第三区域在所述第二方向上的延伸大于从所述第一侧到所述第二侧沿所述第一方向测量的所述结构体的厚度。

在一些实施例中，所述沟槽绝缘结构包括：多个沟槽，沿所述第二方向彼此相继并且沿所述第二方向由分隔区域彼此间隔开，所述第三区域在所述第二方向上的所述延伸包括所述沟槽在所述第二方向上的延伸与所述分隔区域在所述第二方向上的延伸的总和；或者单个沟槽，所述第三区域的所述延伸是所述单个沟槽的沿所述第二方向的延伸。

在一些实施例中，所述多个沟槽中的每个沟槽或所述单个沟槽包括热绝缘材料。

在一些实施例中，所述多个沟槽中的每个沟槽或所述单个沟槽包括电介质材料层和多晶硅区域，每个电介质材料层完全包围所述多晶硅区域。

在一些实施例中，所述沟槽绝缘结构沿所述第一方向延伸穿过整个所述结构体直到所述第二侧。

在一些实施例中，所述沟槽绝缘结构沿所述第一方向延伸穿过所述结构体的在所述第一方向上的厚度的一部分并且终止于所述结构体的内部。

在一些实施例中，所述结构体包括p型硅衬底和在所述衬底之上的n型硅外延层，所述沟槽绝缘结构完全延伸穿过所述外延层并且终止在所述衬底内部。

在一些实施例中，所述导热耦合界面包括氮化铝层、导热胶、焊膏或金属堆叠中的一个或多个。

在一些实施例中，在所述第二区域中的所述至少一个低电压半导体器件包括利用cmos技术制造的多个电子部件。

在一些实施例中，所述至少一个半导体功率器件是gan基高电子迁移率晶体管hemt器件。

在一些实施例中，所述沟槽绝缘结构在所述第二方向上完全包围所述第一区域，并且形成环状的热绝缘结构。

根据另一方面，提供了一种封装件。该封装件包括：底板，由导热材料制成；以及半导体管芯，被耦合至所述底板，所述半导体管芯包括：由半导体材料制成的结构体，具有第一侧和第二侧，所述第二侧耦合至所述底板，所述结构体包括第一区域和第二区域，所述第二区域至少部分地包围所述第一区域；至少一个低电压半导体器件，被布置在所述结构体的所述第一侧处的所述第二区域中；至少一个半导体功率器件，被布置在所述结构体的所述第一侧处的所述第一区域中；导热耦合界面，耦合在所述至少一个半导体器件和所述结构体之间；第三区域，位于所述第一区域和所述第二区域之间，所述第三区域包括沟槽绝缘结构，所述沟槽绝缘结构在所述结构体中沿第一方向从所述第一侧开始朝向所述第二侧延伸，所述沟槽绝缘结构具有尺寸和材料以便形成沿基本上与所述第一方向正交的第二方向从所述第一区域朝向所述第二区域的热传导的障碍。

在一些实施例中，所述至少一个半导体功率器件是gan基高电子迁移率晶体管hemt器件，并且所述至少一个低电压半导体器件是cmos器件。

根据本公开的实施例的半导体结构和封装件能够克服现有技术的限制。

附图说明

为了更好地理解本公开，现在仅通过非限制性示例的方式参考附图描述本公开的一些实施例，在附图中：

图1是根据本公开的一些实施例的沿图2的截面线i-i截取的、在功率区域和外围区域之间设置有电绝缘区域的管芯的一部分的截面图；

图2是图1的管芯的俯视图；

图3是根据本公开的一些实施例的在功率区域和外围区域之间设置有电绝缘区域的管芯的一部分的截面图；

图4图示了容纳图1或图3的管芯的封装件的一部分；以及

图5至图7图示了根据一些实施例的图1或图3的管芯的功率区域的制造的变化。

具体实施方式

图1以三轴笛卡尔参考系x、y、z的侧视截面图图示了根据本公开的一个方面的管芯1的一部分。图1中图示的元件没有以相同的比例来被表示，而是示意性地并且通过示例的方式来被表示，以便于理解本公开。

管芯1包括：衬底2，其由诸如硅的半导体材料制成并且例如由具有p型掺杂的硅制成，具有沿z轴方向彼此相对的前侧2a和背侧2b；外延层4，其由外延生长的硅(例如，具有n型掺杂)制成，其在衬底2的前侧2a之上延伸；以及电介质层6，其由例如氧化硅(sio2)制成，其在外延层4的顶面4a之上延伸。

应当理解，在衬底2和外延层4之间，可以存在另外的外延层或某些其他类型的层(未示出)。在下文中，衬底2和外延层4的集合体(包括所述可能的另外的层(如果存在))将被称为“结构体3”，结构体3具有外延层4的顶面4a和衬底2的背侧2b之间的沿轴线x考虑的厚度，其由h表示。如在下面的描述中将更好地理解，存在的可能的另外的层是导热材料，导热材料具有与衬底2和/或外延层4的材料的导热率相当的或更高的导热率。

根据本公开的一个方面，为了实现高集成密度，使用平面工艺来制造例如利用cmos技术获得的高电压功率器件10和低电压外围器件8，其实现被适配用于控制/支持功率器件的操作的功能块。

管芯1的布局可以被组织以便在管芯1的同一区域中将高电压功率器件10组合在一起，并且在管芯1的同一相应区域中将低电压外围器件8组合在一起。特别地，低电压外围器件8形成在俯视视图中(在平面xy中)包围容纳高电压功率器件10的区域的区域中。

为此目的，参考图1和图2，管芯1(或者具体地，结构体3)包括容纳低电压外围器件8的第一区域1a。在一些实施例中，低电压外围器件8集成在结构体3中，并且至少部分地集成在外延层4中。在下文中，第一区域1a也将被称为“外围区域1a”，并且被容纳在其中的部件也将被称为“外围部件8”。在电介质层6上延伸的是一个或多个电接触焊盘7，电接触焊盘7通过导电通孔和金属层(通常由附图标记9表示)电耦合到外围部件8。

管芯1(或者具体地，结构体3)进一步包括容纳一个或多个高电压功率器件10的第二区域1b，高电压功率器件10包括例如一个或多个gan基hemt。通常，高电压功率器件10在器件操作时耗散数百微焦耳的热能。在下文中，该第二区域1b也将被称为“功率区域1b”，并且高电压功率器件10也将被称为“功率器件10”。

例如，外围区域1a和功率区域1b的部件/电路一起形成dc/dc转换器，其中外围区域1a的部件/电路形成控制部分，例如，预放大电路、用于偏置dc/dc转换器的一个或多个的栅极端子等的驱动电路，而在功率区域1b中容纳的功率器件形成dc/dc转换器的开关元件。

管芯1(或者具体地，结构体3)进一步包括第三区域1c，第三区域1c在俯视视图中(例如，在平面xy中)在第一区域1a和第二区域1b之间延伸并且容纳一个或多个沟槽12，一个或多个沟槽12被适配用于形成针对在器件操作时由功率区域1b中的功率器件10生成的热量的横向热传播的障碍物。如图所示，表示热量在方向x上传播的箭头t2被沟槽12拦截和阻碍。在下文中，第三区域1c也将被称为“热绝缘区域1c”。

图2在平面xy中以俯视视图图示了图1的管芯。在一些实施例中，图1的截面图具体是沿图2的截面线i-i截取。如从图2中可以注意到，热绝缘区域1c延伸以便完全包围功率区域1b。进而，外围区域1a延伸使得其完全包围热绝缘区域1c。

如已经所述，热绝缘区域1c的功能是针对当器件操作时在功率区域1b中生成的热量朝向外围区域1a的传播或传递提供障碍。应当理解，在外围区域1a面向或邻近功率区域1b的一部分延伸的情况下，例如，外围区域1a没有完全包围功率区域1b，热绝缘区域1c可以在没有完全包围功率区域1b的情况下，在外围区域1a和功率区域1b之间延伸。

在所考虑的任何热传播方向上(即，沿x、沿y或沿x和y都具有分量的方向)，在功率区域1b处生成的热量被热绝缘区域1c的沟槽12拦截。

返回图1，一个或多个沟槽12(这里以示例的方式图示了多个沟槽12)包括电介质材料(例如，sio2)的第一填充层12a和完全被包含在第一填充层12a中的第二填充层12b。在一些实施例中，第二填充层12b由被适配用于补偿热应力的材料制成，热应力在器件操作时在沟槽12处生成。本申请人实际上已注意到，由于填充层12a的氧化硅相对于结构体3的硅的不同热膨胀，填充层12a可能遭受物理损坏。使用第二填充层12b(在这里例如是多晶硅)能够克服这种不期望的现象。

然而，应当理解，在结构体3和第一填充层12a由材料制成使得不存在上述不期望的现象的情况下，可以省略第二填充层12b。此外，在管芯1的特定操作应用是使得不生成引起对沟槽12造成损坏的热应力的情况下，也可以不考虑所使用的材料而省略第二填充层12b。

通常，第一填充层12a由热绝缘材料(即，具有约等于1w/mk的热导率的材料)制成。

沟槽12在结构体3中在深度上延伸，从外延层4的顶面4a开始，完全穿过外延层4并穿过衬底2的一部分，终止于衬底2内。这些实施例呈现出以下优点：与用于在外围区域1a中的器件/部件之间的电绝缘的沟槽区域同时形成沟槽12。实际上，已知通过填充有电介质材料的沟槽使得电子部件(例如，晶体管)彼此电绝缘。在管芯1的处理期间，形成这样的电绝缘沟槽的步骤进一步包括同时形成热绝缘沟槽12的步骤。因此降低了制造成本，并加快了生产过程。

然而，备选地或附加地，可以在单独的步骤中形成沟槽12。在这种情况下，沟槽12的深度不限于外围区域1a中存在的沟槽的深度。特别地，沟槽12可以仅延伸穿过外延层4的厚度，或者通常终止于衬底2的前侧2a处。

根据图3所示的一些进一步的实施例，一个或多个沟槽12(在图3中，所有沟槽12)可以延伸穿过结构体3的整个厚度，即，完全穿过外延层4并穿过衬底2直到到达衬底2的背侧2b。

在使用中，在功率区域1b中生成的热量通过结构体3传播。在各种可能的传播方向中，图1中的箭头t1标识了沿z轴方向朝向衬底2的背侧2b的垂直传播方向。同样在图1中标识了沿轴x、由箭头t2表示的第一横向传播方向。沟槽12的存在阻碍了在方向t2上的该热传播。此外，沿轴x的第二横向传播方向由箭头t3表示，其在衬底2的不具有沟槽12的区域中穿过衬底2。

热绝缘区域1c沿轴x的方向具有横向延伸d，使得热路径t3将具有比热路径t1更大的距离。为了满足该要求，在设计步骤中，保守地选择大于h值的d值，其中h是如所述结构体3的厚度。特别地，通过每个沟槽12沿x的延伸加上结构体3的在一个沟槽12和相邻沟槽12之间的部分再次沿x的延伸的总和，给出横向延伸d。

还选择沟槽12的数目、材料和横向延伸，使得沟槽12相对于热波t2将提供足够的热绝缘，例如使得沿轴x的方向(箭头t2')传播穿过沟槽12至外围区域1a的热量将低于在设计步骤中预设的阈值。

沟槽12的设计(例如，在沟槽的数目、填充层的材料和厚度、沟槽的侧向延伸等方面)可以通过模拟程序来执行，这是本领域技术人员可以理解的。

显然，上面已具体参考沿x的热传播方向(特别是参考热绝缘区域1c的横向延伸d)进行的描述适用于所考虑的任何热传播方向，即，沿x、沿y、以及在沿x和沿y方向上都具有分量的方向。

沟槽12因此界定了在功率区域1b中生成的热量的优先传播路径或通道，并因此该热量优先朝向衬底2的背侧2b传播。

如图4中示意性地图示，在封装期间，管芯1被耦合至封装件25的由导热材料(特别是诸如铜的金属材料)制成的底板20(在图4中仅图示了封装件25的一部分)。封装件25的底板20被适配用于支撑管芯1，并且由导热材料制成，以利于消散在使用中由功率器件10生成的热量。典型地，底板20热耦合至散热器22。

因此，在使用中，沿t1传播的或通常到达衬底2的背侧的热量被传递到封装件25的底板20，然后通过散热器22消散。

图5图示了管芯1的功率区域1b的放大细节。在一些实施例中，在外围部件8的制造步骤的同时或之后的制造步骤中，功率器件(这里特别是仅图示了gan基hemt器件10)形成在结构体3上。gan基hemt器件的制造本身是已知的并且在本文中不进行描述，只要不构成本公开的主题。器件10包括由沟道层10b形成的异质结构10a，在沟道层10b上延伸由氮化铝镓(algan)制成的势垒层10c。由电介质材料制成的绝缘层10d在势垒层10c上延伸。栅极端子10e在势垒层10c上在源极端子10f和漏极端子10g之间延伸。

为了利于器件10的沟道层10b粘附到管芯1的结构体3，存在由氮化铝制成的界面层26。界面层26具有在外延层4的晶格(在此由硅制成)和沟道层10b的晶格(在此由gan制成)之间形成用于晶格适配的界面的功能，并且同样具有利于hemt器件10与下层结构体3之间的热耦合的功能。

hemt器件10是横向导电型的，并且在其顶侧上具有源极端子10f、漏极端子10g和栅极端子10e，以利于它们的电接触(例如，经由引线键合)来进行器件偏置。

在一些不同的实施例中，在图6中以与图5相同的放大图示出，在制造外围部件8之后，一个或多个功率器件10被耦合到管芯1的结构体3(图6中，再次仅图示了单个gan基hemt器件10)。

在这种情况下，hemt器件10具有例如由si或sic制成的衬底10h，异质结构10a在衬底10h上延伸。例如由导热胶或焊膏制成的导热耦合区域30在hemt器件10的衬底10h与结构体3之间延伸，从而将它们耦合在一起。

根据一些进一步的实施例，如图7所示，电介质层6容纳多个金属层32a-32c，其整体上形成金属堆叠。图7通过示例的方式图示了底层32c、顶层32a和布置在底层32c与顶层32a之间的中间层32b。金属层32a-32c借助导热通孔34耦合在一起。底部金属层32c与结构体3热接触(可能经由界面层)，而顶部金属层32a经由耦合区域30(在此例如由焊膏、例如铅或锡制成)与器件10的衬底10h热接触。金属层32a-32c进一步改进了hemt器件10与结构体3之间的热耦合。如本领域技术人员所理解，可以使用hemt器件10与结构体3之间的其他耦合或键合技术。

通过检查根据本公开提供的本公开的特性，可以理解其提供的优点。

特别地，本公开实现了低功率(cmos)电路与高功率电路的热解耦。因此，在不会由于功率器件在使用中生成的高热量而引起故障的情况下，可以增加部件在单个管芯上的集成密度。

最后，很明显，在不脱离所附权利要求书所限定的范围的情况下，可以对本文描述和图示的公开内容进行修改和变化。

例如，容纳在功率区域1b中的功率器件包括以下一项或多项：横向(ldmos)、bjt、功率mos(例如，基于sic)、igbt等。

此外，外围区域1a和功率区域1b的部件/电路可以一起形成ac/ac循环转换器、dc/ac逆变器和ac/dc整流器。

可以将上述各种实施例组合来提供其他实施例。

可以根据以上详细描述对实施例进行这些和其他改变。通常，在以下权利要求书中，所使用的术语不应解释为将权利要求限制为说明书和权利要求书中公开的特定实施例，而应解释为包括这样的权利要求所要求保护的所有可能的实施例以及等同物的全部范围。因此，权利要求不受公开内容的限制。