一种薄膜晶体管结构的制作方法

本实用新型涉及半导体技术领域，尤其涉及一种薄膜晶体管结构。

背景技术：

目前随着显示技术的发展，oled(organiclight-emittingdiode)显示装置具备自发光特性，低功耗，宽视角，响应速度快，超轻期薄，抗震性好，被业界公认为是最有发展潜力的显示装置。薄膜晶体管(thinfilmtransistor,缩写tft)作为oled显示装置中的主要开关元件，薄膜晶体管的性能好坏直接关系到oled显示装置的发展。

薄膜晶体管结构具有多种不同结构，其中基于的刻蚀阻挡型金属氧化物tft有刻蚀阻挡层(esl)的保护，因而呈现出较好的稳定性。虽然刻蚀阻挡型的薄膜晶体管可以避免了源/漏极的背沟道刻蚀对有源层的损伤，但是依然具有如下问题：

第一，有源层对光线很敏感，薄膜晶体管的阈值电压vth会发生偏移，进而影响到薄膜晶体管的电子迁移率。

第二，由于栅极与源极、漏极之间的重叠面积大，容易产生较大的寄生电容，具有较高的信号延迟率。

第三，使用的光罩(mask)较多，使得工艺步骤复杂。

技术实现要素：

为此，需要提供一种薄膜晶体管结构，解决薄膜晶体管的有源层受光照的影响，导致薄膜晶体管不稳定，并且薄膜晶体管中的寄生电容较大的问题。

为实现上述目的，本实施例提供了一种薄膜晶体管结构，包括驱动薄膜晶体管，所述驱动薄膜晶体管包括第一栅极、漏极、第一源极、栅极绝缘层、第一有源层、蚀刻阻挡层、第一像素电极、第二像素电极和第一遮光层；

所述第一栅极、所述漏极和所述第一源极同层设置，所述漏极设置在所述第一栅极的一侧，所述漏极设置在所述第一栅极的另一侧；

所述栅极绝缘层设置在所述第一栅极、所述漏极和所述第一源极上；

所述第一有源层设置在所述栅极绝缘层上，所述第一有源层位于第一栅极的上方；

所述蚀刻阻挡层设置在所述第一有源层和所述栅极绝缘层上，蚀刻阻挡层上设置有第一孔和第二孔，所述第一孔的孔底为第一源极，所述第二孔的孔底为漏极；

所述第一遮光层、所述第一像素电极和所述第二像素电极均设置在所述蚀刻阻挡层上，所述第一像素电极通过第一孔连接第一源极，所述第二像素电极通过第二孔连接漏极，所述第一遮光层位于第一有源层的上方，所述第一遮光层位于第一像素电极和第二像素电极之间，所述第一遮光层用于遮挡光线照射第一有源层。

进一步地，驱动薄膜晶体管还包括缓冲层，所述缓冲层设置在所述第一遮光层和蚀刻阻挡层上，缓冲层上设置有第四孔和第五孔，第四孔和第一孔相连通，所述第四孔中设置有所述第一像素电极，第五孔和第二孔相连通，所述第五孔中设置有第二像素电极。

进一步地，还包括开关薄膜晶体管，所述开关薄膜晶体管包括第二栅极、第二源极、第二有源层、第三像素电极和第二遮光层；

所述第二栅极设置在所述第二源极的一侧，所述第二栅极、所述第二源极和所述第一栅极也为同层设置；

所述栅极绝缘层也设置在所述第二栅极和所述第二源极上；

所述第二有源层设置在所述栅极绝缘层上，所述第二有源层位于第二栅极的上方；

所述蚀刻阻挡层也设置在所述第二有源层上，所述蚀刻阻挡层上还设置有第三孔，所述第三孔的孔底为第二源极；

所述第二遮光层设置在所述蚀刻阻挡层上，所述第二遮光层位于第三孔的一侧，并位于第二源极的上方；

所述第三像素电极设置在所述蚀刻阻挡层上，所述第三像素电极通过第三孔连接第二源极，所述第三像素电极连接第二遮光层。

进一步地，所述第三像素电极贯穿所述第二遮光层。

进一步地，所述开关薄膜晶体管还包括缓冲层，所述缓冲层设置在所述第二遮光层和蚀刻阻挡层上，所述缓冲层上设置有第六孔，所述第六孔和所述第三孔连通，所述第六孔中设置有第三像素电极。

进一步地，所述第一像素电极的投影、所述遮光层的投影和所述第二像素电极的投影的总和是覆盖所述有源层的投影，投影的方向是垂直于有源层的顶部。

进一步地，还包括基板，所述基板上设置有第一栅极、漏极和第一源极。

进一步地，所述第一有源层包括第一导体化结构和第二导体化结构，所述第一像素电极连接所述第一导体化结构，所述第二像素电极连接所述第二导体化结构。

进一步地，所述薄膜晶体管结构设置在oled显示装置上。

区别于现有技术，上述技术方案具有如下优点：

第一，第一栅极、第一源极和漏极采用同一金属膜层来同时制作，可以减少了薄膜叠层的厚度，减少了光罩的数量，简化了制程的工艺，并且减少第一栅极、第一源极和漏极之间重叠的面积，进一步减小了寄生电容，降低该寄生电容对有源层中载流子的运动的影响，并提高驱动薄膜晶体管信号响应速度。

第二，第一遮光层避免光线对有源层的侵害，保证薄膜晶体管的稳定性，提高薄膜晶体管的性能。

附图说明

图1为本实施例所述第一种薄膜晶体管结构的剖面结构示意图；

图2为本实施例所述第二种薄膜晶体管结构的剖面结构示意图；

图3为本实施例在基板上制作第一栅极、第一源极、漏极、第二栅极、第二源极和栅极绝缘层的剖面结构示意图；

图4为本实施例在基板上制作第一有源层和第二有源层的剖面结构示意图；

图5为本实施例在基板上制作蚀刻阻挡层、第一孔、第二孔和第三孔的剖面结构示意图。

附图标记说明：

1、基板；

2、驱动薄膜晶体管；

21、第一栅极；22、第一源极；23、漏极；24、第一有源层；25、第一遮光层；26、第一像素电极；27、第二像素电极；

3、开关薄膜晶体管；

31、第二栅极；32、第二源极；33、第二有源层；34、第二遮光层；

35、第三像素电极；

4、栅极绝缘层；

5、蚀刻阻挡层；

51、第一孔；52、第二孔；53、第三孔；

6、缓冲层。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图5，本实施例提供一种薄膜晶体管结构制作方法，该制作方法可以在基板1上制作，所述基板1可以是玻璃基板或者柔性基板。该制作方法包括如下步骤：制作第一栅极21、第一源极22和漏极23，结构如图3所示。具体的，先在基板1上镀上第一金属层，经过曝光和蚀刻工艺后同时形成第一栅极21、第一源极22、漏极23、第二栅极31和第二源极32。即第一栅极21、第一源极22、漏极23、第二栅极31和第二源极32采用由同一金属薄膜制备而来。

在驱动薄膜晶体管中，第一栅极、第一源极和漏极采用同一金属膜层来同时制作，可以减少了薄膜叠层的厚度，减少了光罩的数量，简化了制程的工艺，并且减少第一栅极、第一源极和漏极之间重叠的面积，进一步减小了寄生电容，降低该寄生电容对有源层中载流子的运动的影响，并提高驱动薄膜晶体管信号响应速度。

其中，第一金属层的材料可以是al/mo的组合、cu/moti的组合，但不局限于此。如果第一金属层的材料是al/mo的组合，al/mo结构中al(铝)的膜层厚度为0.3um(微米)～0.4um(微米)。优选的，al/mo结构中al(铝)的膜层厚度为0.33um。al/mo结构中mo(钼)的膜层厚度为0.02(微米)～0.08(微米)。优选的，al/mo结构中mo(钼)的膜层厚度为0.06um。如果第一金属层的材料是cu/moti的组合，cu/moti结构中cu(铜)的膜层厚度为0.4um(微米)～0.6um(微米)。优选的，cu/moti结构中cu(铜)的膜层厚度为0.42um。cu/moti结构中moti的膜层厚度为0.2um(微米)～0.4um(微米)。优选的，cu/moti结构中moti的膜层厚度为0.3um。

为了实现对金属膜层的隔离，在栅极上制作栅极绝缘层4，结构如图3所示。具体的，可以在基板上采用等离子体增强化学气相淀积法镀上绝缘材料，而后通过蚀刻得到适宜的栅极绝缘层4。为了起到有效的隔离作用，栅极绝缘层4覆盖第一栅极、第一源极、漏极、第二栅极和第二源极。其中，绝缘材料如氮化物(氮化硅等)、氧化物(氧化硅等)等，但不局限于此。栅极绝缘层4的厚度为0.2um(微米)～0.4um(微米)。优选的，栅极绝缘层4的厚度为0.3um。

为了实现某些金属膜层与像素电极层的连接，在栅极绝缘层4上制作孔，以形成连接点。具体的，通过曝光和蚀刻的方式在第一源极22、漏极23和第二源极32区域的栅极绝缘层4上分别制作一个孔。蚀刻的方式可以采用等向性蚀刻，以形成盆状的孔，当然也可以是非等向性蚀刻，非等向性蚀刻形成的是侧壁垂直底部的孔。位于第一源极区域的栅极绝缘层上的孔作为像素电极层的第一像素电极和第一源极之间的连接点，位于漏极区域的栅极绝缘层上的孔作为像素电极层的第二像素电极和漏极之间的连接点，位于第二源极区域的栅极绝缘层上的孔作为像素电极层的第三像素电极35和第二源极之间的连接点。

栅极绝缘层上的孔制作完毕后，在栅极绝缘层上制作第一有源层24和第二有源层33，结构如图4所示。具体的，可以通过物理气相沉积(physicalvapordeposition，缩写pvd)溅射一层金属氧化物，在第一栅极的上方的栅极绝缘层上形成第一有源层24，在第二栅极31的上方的栅极绝缘层上形成第二有源层33。其中，该金属氧化物的材料可以是铟镓锌氧化物(igzo)、铟锌锡氧化物(izto)、氧化铟锌(izo)等高迁移率材料。该金属氧化物的厚度为0.03um(微米)～0.06um(微米)。优选的，该金属氧化物的厚度为0.04um。

为了让第一有源层形成第一导体化结构和第二导体化结构，还包括对第一有源层的导体化处理。导体化处理可以采用离子注入的方式，例如注入al、in、ga等离子到氧化物半导体中，提升多数载流子迁移率，从而降低电阻率实现导体化(或者称作导电化)，以增强第一有源层的导电特性。第一导体化结构位于第一有源层上的左部分，第二导体化结构位于第一有源层上的右部分，第一有源层中间部分是不被导体化的。之后所述第一像素电极26连接所述第一导体化结构，所述第二像素电极27连接所述第二导体化结构。

第一有源层和第二有源层制作完毕后，为了保护第一有源层沟道刻蚀时不损坏，在第一有源层上制作蚀刻阻挡层5，这也使得驱动薄膜晶体管为esl蚀刻阻挡型，结构如图5所示。具体的，可以在基板上采用等离子体增强化学气相淀积法镀上绝缘材料，而后通过蚀刻得到适宜的蚀刻阻挡层5。蚀刻阻挡层5不仅覆盖第一有源层24，还覆盖第二有源层33和栅极绝缘层。其中，绝缘材料如氮化物(氮化硅等)、氧化物(氧化硅等)等，但不局限于此。蚀刻阻挡层5的厚度范围为0.15um(微米)～0.3um(微米)。优选的，蚀刻阻挡层5的厚度为0.2um(微米)。

为了实现金属膜层的连接，在蚀刻阻挡层5上制作第一孔51、第二孔52和第三孔53，结构如图5所示。具体的，通过曝光和蚀刻的方式在第一源极22、漏极23和第二源极32区域的蚀刻阻挡层5上分别制作一个孔。其中，蚀刻的方式可以采用等向性蚀刻，以形成盆状的第一孔51、第二孔52和第三孔53，当然也可以是非等向性蚀刻，非等向性蚀刻形成的是侧壁垂直底部的孔。所述第一孔51贯穿蚀刻阻挡层和栅极绝缘层，所述第一孔51以先前的位于第一源极22区域的栅极绝缘层上的孔为底，这样第一孔51的孔底为第一源极22。所述第二孔52贯穿蚀刻阻挡层和栅极绝缘层，所述第二孔52以先前的位于漏极23区域的栅极绝缘层上的孔为底，这样第二孔52的孔底为漏极23。所述第三孔53贯穿蚀刻阻挡层和栅极绝缘层，所述第三孔53以先前的位于第二源极区域的栅极绝缘层上的孔为底，这样第三孔53的孔底为第二源极。

第一有源层24对于光线十分敏感，裸露的第一有源层在被不同波长的光照射，驱动薄膜晶体管会发生不同程度的退化，为了实现对第一有源层的保护，在蚀刻阻挡层5上制作第一遮光层25，结构如图5所示。具体的，通过物理气相沉积(physicalvapordeposition，缩写pvd)溅射一层第二金属层，第二金属层经过曝光和蚀刻形成第一遮光层25和第二遮光层34。其中，第二金属层的材料可以是金属mo(钼)、al(铝)等，但不限于此。第二金属层的厚度为0.1um(微米)～0.3um(微米)。优选的，第二金属层的厚度为0.2um。所述第一遮光层25位于第一有源层的上方，所述第一遮光层25用于遮挡光线照射第一有源层。开关薄膜晶体管3不饱受光线的侵害，所述第二遮光层34主要与底层的第二栅极31形成电容开关。

为了补平高低不平的基板，进行缓冲层6的制作，缓冲层6还可以起到缓冲的作用，结构如图2所示。具体的，通过等离子体增强化学的气相沉积法(plasmaenhancedchemicalvapordeposition,缩写pecvd)沉积一层缓冲层6，所述缓冲层6覆盖第一遮光层25、蚀刻阻挡层5和第二遮光层34。缓冲层6具有一定的厚度，以补平高低不平的基板。然后在缓冲层6上蚀刻形成第四孔、第五孔和第六孔，该蚀刻的方式可以采用等向性蚀刻，以形成盆状的第四孔、第五孔和第六孔。第四孔是以先前的第一孔为底，这样第四孔的底部为第一源极22。第五孔是以先前的第二孔为底，这样第五孔的底部为漏极23。第六孔是以先前的第三孔为底，这样第六孔的底部为第二源极。在某些实施例中，该缓冲层可以不需要制备。缓冲层也是绝缘的材料，绝缘的材料例如氮化物(氮化硅等)、氧化物(氧化硅等)、聚酰亚胺等。

需要说明的是，为了让第三像素电极35可以贯穿第二遮光层34，在制作第六孔和第三孔的时候，在制作第六孔时，也需要对第二遮光层34进行蚀刻，进而得到贯穿第二遮光层34的第六孔，第六孔与下方的第三孔连接，结构如图2所示。或者在某些实施例中，所述第三像素电极35是连接到第二遮光层34的侧壁上，即第三孔或者第六孔紧挨着第二遮光层34的侧壁，此种实施例第二遮光层34不用被蚀刻，结构如图1所示。

缓冲层制作完毕后，进行像素电极层的制作，像素电极层可以起到连接各个膜层之间的作用，结构如图2所示。具体的，可以在缓冲层上先涂布光阻，图形化光阻使得第四孔、第五孔和第六孔的部位开口，而后采用物理气相沉积(physicalvapordeposition，缩写pvd)溅射一层像素电极层，从而在第四孔处形成第一像素电极26，在第五孔处形成第二像素电极27，在第六孔处形成第三像素电极35。所述第一像素电极26通过第四孔及第一孔来连接第一源极22，所述第一像素电极26还连接所述第一导体化结构。所述第一像素电极26与第一导体化结构、第一源极之间形成肖特基欧姆接触。所述第二像素电极27通过第五孔及第二孔来连接漏极23的，所述第二像素电极27还连接所述第二导体化结构。所述第二像素电极27与第二导体化结构、漏极之间形成肖特基欧姆接触。第三像素电极35通过第六孔及第三孔连接第二源极，第三像素电极35还通过第六孔连接第二遮光层。

其中，所述像素电极层的材料不限于氧化铟锡(ito)、氧化铟锌(izo)等金属氧化物，所述像素电极层的厚度为0.06um(微米)～0.08um(微米)。优选的，所述像素电极层的厚度为0.075um(微米)。

优选的，第四孔和第五孔是通过等向性蚀刻形成的，第四孔和第五孔均是碗状的，即第四孔的顶部的开口的宽度是大于第四孔的孔底的开口的宽度，这样位于第四孔中的第一像素电极的侧壁是倾斜的。进一步的，使得第一遮光层的投影位于第一像素电极的投影内，所述投影方向垂直于第一遮光层，这样第一遮光层和第一像素电极遮住第一有源层的一边。同理，第五孔、第二像素电极、第一遮光层和第一有源层之间的关系也如同第四孔、第一像素电极、第一遮光层和第一有源层之间的关系，这样第一遮光层和第二像素电极遮住第一有源层的另一边。所述第一像素电极的投影、所述遮光层的投影和所述第二像素电极的投影的总和是覆盖所述有源层的投影，投影的方向是垂直于有源层的顶部，这样第一像素电极、第一遮光层和第二像素电极均对要照射到第一有源层上的光线进行遮挡和反射，保证薄膜晶体管的稳定性，进而提高薄膜晶体管的性能。

在本实施例中，所述薄膜晶体管结构设置在oled显示装置上。oled是organiclight-emittingdiode的简称，中文为有机电激光显示或者有机发光半导体。oled显示装置具有轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点，能满足消费者对显示技术的新需求。其中，显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、或导航仪等任何具有显示功能的产品或部件。

请参阅图1至图2，本实施例提供一种薄膜晶体管结构，包括驱动薄膜晶体管2，所述驱动薄膜晶体管2包括第一栅极21、漏极23、第一源极22、栅极绝缘层4、第一有源层24、蚀刻阻挡层5、第一像素电极26、第二像素电极27和第一遮光层25。所述第一栅极21、所述漏极23和所述第一源极22同层设置，第一栅极21、漏极23和第一源极22是同时制作。所述漏极23设置在所述第一栅极21的一侧，所述漏极23设置在所述第一栅极21的另一侧。所述栅极绝缘层4设置在所述第一栅极21、所述漏极23和所述第一源极22上，栅极绝缘层4是起到隔离第一栅极21、漏极23、第一源极22和上方无关的金属之间的电连接。所述第一有源层24设置在所述栅极绝缘层4上，所述第一有源层24位于第一栅极21的上方。所述蚀刻阻挡层5设置在所述第一有源层24和所述栅极绝缘层4上，蚀刻阻挡层5上设置有第一孔51和第二孔52。所述第一孔51贯穿蚀刻阻挡层5和栅极绝缘层4，所述第一孔51的孔底为第一源极22。所述第二孔52贯穿蚀刻阻挡层5和栅极绝缘层4，所述第二孔52的孔底为漏极23。所述第一遮光层25、所述第一像素电极26和所述第二像素电极27均设置在所述蚀刻阻挡层5上。所述第一像素电极26和所述第二像素电极27是同层设置的，即第一像素电极26和第二像素电极27是同时制作。所述第一像素电极26通过第一孔51连接第一源极22，所述第二像素电极27通过第二孔52连接漏极23。所述第一遮光层25位于第一有源层24的上方，所述第一遮光层25位于第一像素电极26和第二像素电极27之间，所述第一遮光层25用于遮挡光线照射第一有源层24，在第一遮光层25的阻挡下，原本要射到第一有源层24上的光线会被阻挡。

需要说明的是，第一像素电极连接第一有源层的侧壁和顶部，第二像素电极连接第一有源层的侧壁和顶部，使得第一源极通过第一像素电极与有源层形成沟道，漏极通过第二像素电极与有源层形成沟道。

上述技术方案具有如下优点：

第一，第一栅极、第一源极和漏极采用同一金属膜层来同时制作，可以减少了薄膜叠层的厚度，减少了光罩的数量，简化了制程的工艺，并且减少第一栅极、第一源极和漏极之间重叠的面积，进一步减小了寄生电容，降低该寄生电容对有源层中载流子的运动的影响，并提高驱动薄膜晶体管信号响应速度。

第二，第一遮光层避免光线对有源层的侵害，保证薄膜晶体管的稳定性，提高薄膜晶体管的性能。

需要说明的是，所述第一栅极的材料可以是al/mo的组合、cu/moti的组合，但不局限于此。如果第一栅极的材料是al/mo的组合，al/mo结构中al(铝)的膜层厚度为0.3um(微米)～0.4um(微米)。优选的，al/mo结构中al(铝)的膜层厚度为0.33um。al/mo结构中mo(钼)的膜层厚度为0.02(微米)～0.08(微米)。优选的，al/mo结构中mo(钼)的膜层厚度为0.06um。如果第一栅极的材料是cu/moti的组合，cu/moti结构中cu(铜)的膜层厚度为0.4um(微米)～0.6um(微米)。优选的，cu/moti结构中cu(铜)的膜层厚度为0.42um。cu/moti结构中moti的膜层厚度为0.2um(微米)～0.4um(微米)。优选的，cu/moti结构中moti的膜层厚度为0.3um。同理，第一源极的材料、漏极的材料、第二源极的材料、第二栅极的材料和第一栅极的材料相同。

需要说明的是，所述第一像素电极的材料不限于氧化铟锡(ito)、氧化铟锌(izo)等金属氧化物，所述第一像素电极的厚度为0.06um(微米)～0.08um(微米)。优选的，所述第一像素电极的厚度为0.075um(微米)。同理，第二像素电极的材料、第三像素电极的材料和第一像素电极的材料相同。

需要说明的是，第一遮光层的材料可以是金属mo(钼)、al(铝)等，但不限于此。第一遮光层只需要作为遮光的作用，没有导电的作用，所以第一遮光层无需电阻要求，但第二遮光层是与第二像素电极、第二源极连接后形成电容开关。

在本实施例中，为了对第一遮光层等膜层进行保护，防止外部结构和第一遮光层之间进行接触，驱动薄膜晶体管还包括缓冲层6。所述缓冲层6设置在所述第一遮光层和蚀刻阻挡层5上。所述缓冲层6覆盖所述第一遮光层，以实现对第一遮光层进行保护。缓冲层6上设置有第四孔和第五孔，第四孔和第一孔相连通，所述第四孔中设置有所述第一像素电极26。第五孔和第二孔相连通，所述第五孔中设置有第二像素电极27。

在本实施例中，还包括开关薄膜晶体管3，所述开关薄膜晶体管3包括第二栅极31、第二源极32、第二有源层33、第三像素电极35和第二遮光层34。所述开关薄膜晶体管3设置在驱动薄膜晶体管的一侧。所述第二栅极31设置在所述第二源极32的一侧，所述第二栅极31、所述第二源极32、所述第一栅极、所述第一源极和所述漏极也为同层设置。所述栅极绝缘层4也设置在所述第二栅极31和所述第二源极32上，所述栅极绝缘层4不仅保护驱动薄膜晶体管，还保护开关薄膜晶体管3，即隔离开关薄膜晶体管3中相邻两层的金属膜层。所述第二有源层33设置在所述栅极绝缘层4上，所述第二有源层33位于第二栅极31的上方。所述蚀刻阻挡层5也设置在所述第二有源层33上，所述蚀刻阻挡层5上还设置有第三孔53，所述第三孔53贯穿蚀刻阻挡层5和栅极绝缘层4，所述第三孔53的孔底为第二源极32。所述第二遮光层34设置在所述蚀刻阻挡层5上，所述第二遮光层34位于第三孔53的一侧，并位于第二源极32的上方。需要说明的是，第二遮光层和第一遮光层为同层设置。第二栅极31的投影位于第二遮光层34的投影内，所述投影的方向垂直于第二栅极31的顶部，第二遮光层34在横向方向上是覆盖第二栅极31和第二有源层33。所述第三像素电极35设置在所述蚀刻阻挡层5上，所述第三像素电极35通过第三孔53连接第二源极32，所述第三像素电极35连接第二遮光层34。

在本实施例中，所述第三像素电极35贯穿所述第二遮光层34，第三像素电极35也在贯穿处连接所述第二遮光层34，即要对位于第三孔53的区域处的第二遮光层34也进行蚀刻形成孔，结构如图2所示。或者在某些实施例中，所述第三像素电极35是连接到第二遮光层34的侧壁上，即第三孔53紧挨着第二遮光层34，此种实施例第二遮光层34不用被蚀刻，结构如图1所示。

因为驱动薄膜晶体管和开关薄膜晶体管都是设置在基板1上的，基板1可以是玻璃基板或者柔性基板。驱动薄膜晶体管的缓冲层6延伸到开关薄膜晶体管中。所述缓冲层6设置在所述第二遮光层和蚀刻阻挡层上，所述缓冲层6上设置有第六孔，所述第六孔和所述第三孔连通，所述第六孔中设置有第三像素电极35。

在优选的实施例中，为了使第一有源层24处于阴影中，就要使得第一有源层24上方的膜层可以遮挡住有源层，所述第一像素电极26的投影、所述遮光层的投影和所述第二像素电极27的投影的总和是覆盖所述有源层的投影，投影的方向是垂直于有源层的顶部。

在优选的实施例中，所述第一有源层包括第一导体化结构和第二导体化结构。第一导体化结构位于第一有源层上的左部分，第二导体化结构位于第一有源层上的右部分，第一有源层中间部分是不被导体化的。所述第一像素电极连接所述第一导体化结构，所述第一像素电极26与第一导体化结构、第一源极之间形成肖特基欧姆接触。所述第二像素电极连接所述第二导体化结构。所述第二像素电极27与第二导体化结构、漏极之间形成肖特基欧姆接触。

在本实施例中，所述薄膜晶体管结构设置在oled显示装置上。oled是organiclight-emittingdiode的简称，中文为有机电激光显示或者有机发光半导体。oled显示装置具有轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点，能满足消费者对显示技术的新需求。其中，显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、或导航仪等任何具有显示功能的产品或部件。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型专利的保护范围之内。