MIM电容器及其制造方法与流程

mim电容器及其制造方法
技术领域
1.本发明涉及半导体技术领域，特别涉及一种金属绝缘体金属(metal
‑
ins ulator
‑
metal，mim)电容器及其制造方法。


背景技术：

2.在半导体集成电路制造中，mim(metal
‑
insulator
‑
metal，金属
‑
绝缘体
‑
金属)电容由于集成在后道金属互连中，可以缩小芯片面积和减小寄生电容，逐步替代了多晶硅绝缘体多晶硅(poly
‑
insulator
‑
poly，pip)电容和金属氧化物硅衬底(metal
‑
oxide
‑
silicon，mos)电容，因此，在存储器、射频和模拟/混合信号集成电路中得到了广泛应用。
3.现有工艺中，mim电容的结构为由金属、绝缘体和金属三层薄膜组成的夹心结构，且具体形成mim电容包括如下步骤：提供基底；在所述基底上形成第一金属层；在所述第一金属层上形成材料，如氮化硅的介质层；在所述电容介电层上形成第二金属层，如钛层。所述第一金属层和第二金属层分别作为所形成mim电容的下极板和上极板。之后，采用光刻刻蚀工艺对上极板的第二金属层和介质层进行刻蚀，以在基底的部分区域中形成mim电容。然而，在现有技术中，为了保护作为下极板的第一金属层在所述第二金属层和介质层进行刻蚀的过程不被刻蚀，从而需要在刻蚀所述第二金属层和介质层的过程中，剩余部分厚度的介质层在第一金属层的表面上。
4.但是，由于刻蚀工艺的特性，导致在干法刻蚀第二金属层和部分介质层之后，剩余在第一金属层表面上的介质层出现厚度不一致的问题，如，位于第一金属层(或基底)边缘区域表面上的介质层的厚度大于覆盖在其中心区域表面上的介质层的厚度，进而在后续光刻工艺中，导致基底边缘涂覆的光刻胶脱离的问题。并且，位于基底边缘区域表面上的厚度较厚的介质层会引起较高的光学效应，从而增大了晶圆边缘图形失效的风险，降低了mim电容器的产品良率。


技术实现要素：

5.本发明的目的在于提供一种mim电容器及其制造方法，以解决现有技术中由于余留在第一金属层表面上的介电层出现厚度不一致，导致降低了mim电容器的产品良率的问题。
6.为解决上述技术问题，本发明提供一种mim电容的制造方法，包括：
7.提供一具有电容区域和非电容区域的半导体衬底，并至少形成第一金属层覆盖于所述电容区域上；
8.形成第一介电层，所述第一介电层覆盖在所述电容区域的所述第一金属层的表面上，并延伸覆盖在所述非电容区域上，且所述第一介电层的顶面平整；
9.依次形成第二介电层和第二金属层于所述第一介电层的表面上；
10.以所述第一介电层为刻蚀停止层，依次刻蚀去除所述非电容区域上的所述第二金属层和所述第二介电层，并在所述电容区域上形成至少一个mim电容，所述mim电容包括自
下而上依次堆叠的第一金属层、第一介电层、第二介电层和第二金属层。
11.可选的，所述第一介电层的厚度小于所述第二介电层的厚度小于
12.可选的，所述第一介电层的材料可以包括介电抗反射材料，所述介电抗反射材料含有氮、硅、氧和碳中的至少一种元素。
13.可选的，可以采用化学气相沉淀工艺或者旋涂工艺或者物理气相沉积工艺形成所述第一介电层。
14.可选的，所述第二介电层的材料可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。
15.可选的，在形成所述第一介电层之后，且在形成第二介电层之前，所述方法还可以包括：
16.对所述第一介电层的上表面进行平坦化处理。
17.可选的，所述第一金属层和所述第二金属层包括金属、导电的金属氧化物、导电的金属氮化物、导电的金属碳化物和导电的非金属中的至少一种。
18.可选的，所述金属为铜、铝和钛中的一种或多种，所述非金属包括硅、锗和碳中的至少一种。
19.可选的，可以采用干法刻蚀工艺刻蚀所述第二金属层和所述第二介电层。
20.基于如上所述的mim电容的制造方法，本发明还提供了一种mim电容器，包括：
21.半导体衬底，所述半导体衬底包括电容区域和非电容区域；
22.第一金属层，至少位于所述电容区域的半导体衬底的表面上，并作为所述mim电容器的下极板；
23.第一介电层，至少位于所述电容区域的第一金属层的表面上；
24.第二介电层，位于所述电容区域中所述第一金属层的表面上，并与所述第一介电层组成所述mim电容器的介质层；
25.第二金属层，位于所述第二介电层的表面上，并作为所述mim电容器的上极板。
26.与现有技术相比，本发明技术方案至少具有如下有益效果之一：
27.本发明提供了一种mim电容的制造方法，通过将现有技术中mim电容的介质层由一层结构分成两层结构(第一介电层和第二介电层)，从而在对第二金属层和第二介电层进行刻蚀工艺形成mim电容的过程中，可以将位于第一金属层表面上的第一介电层作为mim电容刻蚀工艺的刻蚀停止层，从而在保证第一金属层完整性的同时，保证了覆盖在第一金属层表面上的介质层表面的平整度，避免了在后续光刻工艺中，导致半导体衬底边缘涂覆的光刻胶脱离的问题。
28.进一步的，由于本发明采用将第一介电层和第二介电层组成的叠层结构作为mim电容的介质层，因而可以通过分别调整第一介电层和第二介电层的厚度来调整mim电容的电容值，并且，在保证mim电容的电容值满足设计要求的同时，减薄第一介电层的厚度，从而避免了在后续光刻工艺中，由于第一介电层的厚度较厚，导致的涂覆在第一介质层上的光刻胶的曝光显影不充分，造成半导体衬底图形失效风险的问题，进而提高了整个器件的可靠性，保证了产品的良率。
附图说明
29.图1为现有技术中mim电容的结构示意图；
30.图2为本发明一实施例中mim电容的制造方法的流程示意图；
31.图3a～图3c为本发明一实施例中的mim电容的制造方法在其制备过程中的结构示意图。
32.其中，附图标记如下：
33.100
‑
半导体衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110
‑
第一金属层；
34.120/120
’‑
介质层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
130
‑
第二金属层；
35.140
‑
抗反射介质层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200
‑
半导体衬底；
36.210
‑
第一金属层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
220
‑
第一介电层；
37.230
‑
第二介电层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
240
‑
第二金属层；
38.a
‑
mim电容；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
211
‑
第一层金属层；
39.212
‑
第二层金属层。
具体实施方式
40.承如背景技术所述，在现有的mim电容的形成方法中，首先提供基底100；在所述基底100上形成第一金属层110；在所述第一金属层110上形成材料为氧化硅或者氮化硅的介质层120；在所述介质层120上形成第二金属层130，如氮化钛层。然后，所述第一金属层110和第二金属层130分别作为所形成mim电容的下极板和上极板。之后，采用光刻刻蚀工艺对上极板的第二金属层130和介质层120进行刻蚀，以在基底100的部分区域中形成mim电容。然而，在现有技术中，为了保护作为下极板的第一金属层110在所述第二金属层130和介质层120进行刻蚀的过程不被刻蚀，从而需要在刻蚀所述第二金属层130和介质层120的过程中，剩余部分厚度的介质层120’在第一金属层110的表面上，如图1所示。
41.但是，由于刻蚀工艺的特性，导致在干法刻蚀第二金属层130和部分介质层120之后，剩余在第一金属层110表面上的介质层120’出现厚度不一致的问题，如，位于第一金属层110(或基底100)边缘区域表面上的介质层120’的厚度大于覆盖在其中心区域表面上的介质层120’的厚度，进而在后续光刻工艺中，导致基底100边缘涂覆的光刻胶脱离的问题。并且，位于基底100边缘区域表面上的厚度较厚的介质层120’会引起较高的光学效应，从而增大了晶圆边缘图形失效的风险，降低了mim电容器的产品良率。
42.为此，本发明提供了一种mim电容器及其制造方法，以解决现有技术中由于余留在第一金属层表面上的介电层出现厚度不一致，导致降低了mim电容器的产品良率的问题。
43.参考图2所示，图2为本发明实施例中提供的mim电容的制造方法的流程示意图；其中，所述mim电容的制造方法可以包括如下步骤：
44.步骤s100，提供一具有电容区域和非电容区域的半导体衬底，并至少形成第一金属层覆盖于所述电容区域上；
45.步骤s200，形成第一介电层，所述第一介电层覆盖在所述电容区域的所述第一金属层的表面上，并延伸覆盖在所述非电容区域上，且所述第一介电层的顶面平整；
46.步骤s300，依次形成第二介电层和第二金属层于所述第一介电层的表面上；
47.步骤s400，以所述第一介电层为刻蚀停止层，依次刻蚀去除所述非电容区域上的
所述第二金属层和所述第二介电层，并在所述电容区域上形成至少一个mim电容。其中，所述mim电容包括自下而上依次堆叠的第一金属层、第一介电层、第二介电层和第二金属层。
48.即，本发明提供了一种mim电容的制造方法，通过将现有技术中mim电容的介质层由一层结构分成两层结构(第一介电层和第二介电层)，从而在对第二金属层和第二介电层进行刻蚀工艺形成mim电容的过程中，可以将位于第一金属层表面上的第一介电层作为mim电容刻蚀工艺的刻蚀停止层，从而在保证第一金属层完整性的同时，保证了覆盖在第一金属层表面上的介质层表面的平整度，避免了在后续光刻工艺中，导致半导体衬底边缘涂覆的光刻胶脱离的问题。
49.以下结合附图和具体实施例对本发明提出的mim电容的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
50.图3a～图3c为本发明一实施例中的mim电容的制造方法在其制备过程中的结构示意图。
51.在步骤s100中，具体参考图3a所示，提供一半导体衬底200，所述半导体衬底200包括电容区域201和非电容区域202，并至少形成第一金属层210覆盖于所述电容区域201上。示例性的，在本发明实施例提供的附图3中，是在包含电容区域201和非电容区域202的半导体衬底的整个表面上形成第一金属层210，可以理解的是，在其他实施例中，还可以只在所述电容区域201对应的半导体衬底200的表面上形成第一金属层210，本发明对此不做具体限定。并且，接下来的本发明实施例中，都将以在半导体衬底200的整个表面上形成第一金属层210为例，介绍本发明提出的mim电容的制造方法。
52.所述半导体衬底200的材质可以为本领域技术人员所熟知的材料，例如、硅、锗硅、碳化硅等。示例性的，本发明实施例中的半导体衬底200为硅衬底。所述半导体衬底200中可以形成有mos晶体管、金属互连结构等结构。当所述半导体衬底200中形成有金属互连结构时，所述金属互连结构可以包括多层铜互连金属布线层及钽，钛，氮化钛等金属互连层等。并且，所述金属互连结构中的铜、钽，钛，氮化钛等金属互连层可以作为mim电容的上极板和下极板的金属层材料。
53.本实施例中，可以在内部形成有mos晶体管的半导体衬底200的表面上单独形成单层结构或多层复合结构的金属层作为mim电容的下极板。当所述mim电容的下极板为双层结构时，由于在现有技术中，当mim电容的下极板为双层结构时，通常其下极板中与介质层直接相邻的一层金属层和所述介质层中都包含氮化物，从而导致在采用干法刻蚀介质层和下极板的金属层形成mim电容时，干法刻蚀不能在不影响位于介质层下的第一层金属层的完整性的基础上，完全刻蚀所述介质层，从而导致了承如背景技术所述的技术问题。因此，基于此问题，本申请发明人研究出了本发明所记载的技术方案。
54.可以理解的是，当所述mim电容的下极板为单层结构时，只要其作为下极板的单层金属层和位于其上的介质层中都包含氮化物，则同样存在本发明所要解决的技术问题，对此，本发明不做具体限定。
55.示例性的，本发明采用双层结构的金属层(第一金属层210)作为mim电容的下极板。其中，所述第一金属层210可以包含第一层金属层211和第二层金属层212。所述第一层金属层211的材料可以包括金属、导电的金属氧化物、导电的金属氮化物、导电的金属碳化
物和导电的非金属中的至少一种。所述第二层金属层212的材料至少包括金属氮化物。其中，所述金属可以为铜、铝和钛中的一种或多种。
56.在步骤s200中，具体参考图3b所示，形成第一介电层220，所述第一介电层220覆盖在所述电容区域201的所述第一金属层210的表面上，并延伸覆盖在所述非电容区域202的所述第一金属层210的表面上，且所述第一介电层220的顶面平整。
57.其中，所述第一介电层材料可以包括介电抗反射材料，所述介电抗反射材料含可以有氮、硅、氧和碳中的至少一种元素，且其形成工艺可以为化学气相沉淀工艺或者为旋涂工艺，再或者为物理气相沉积工艺。
58.本实施例中，在所述第一金属层210的表面上形成第一介电层210之后，可以通过对所述第一介电层210的上表面进行平坦化处理的方式，保证第一介电层210的上表面的平整度，从而避免了在后续光刻工艺中，导致半导体衬底边缘涂覆的光刻胶脱离的问题。
59.在步骤s300中，继续参考图3b所示，依次形成第二介电层230和第二金属层240。
60.其中，所述第二介电层230的材料可以包括氮化硅、氧化硅和氮氧化硅中的至少一种，且所述第一介电层220的厚度可以小于所述第二介电层230的厚度可以小于
61.本实施例中，可以在所述第一介电层220的整个表面上形成第二介电层230和第二金属层240，然后，在采用刻蚀工艺对第二介电层230和第二金属层240进行刻蚀，从而在所述电容区域中形成至少一个mim电容结构的同时，去除所述非电容区域202中所述第一介电层210表面上的全部第二介电层230和第二金属层240。
62.在其他实施例中，还可以将所述非电容区域202遮挡起来，然后，在所述电容区域201的所述第一介电层220的表面上形成第二介电层230和第二金属层240，然后，在采用如下步骤s400对所述电容区域201中的第二介电层230和第二金属层240进行刻蚀，从而在所述电容区域中形成至少一个mim电容结构。
63.可选的，所述第一金属层210和所述第二金属层220可以包括金属、导电的金属氧化物、导电的金属氮化物、导电的金属碳化物和导电的非金属中的至少一种。
64.在步骤s400中，具体参考图3c所示，以所述第一介电层220为刻蚀停止层，依次刻蚀去除所述非电容区域202上的所述第二金属层240和所述第二介电层230，并在所述电容区域201上形成至少一个mim电容a。其中，所述mim电容a包括自下而上依次堆叠的第一金属层210、第一介电层220、第二介电层230和第二金属层240。
65.本实施例中，可以采用干法刻蚀工艺刻蚀所述第二金属层240和所述第二介电层230到所述第一介电层220。由于本发明提供的mim电容的制造方法中，其是通过将现有技术中mim电容的介质层由一层结构分成两层结构(第一介电层220和第二介电层230)，从而在对第二金属层240和第二介电层230进行刻蚀工艺形成mim电容的过程中，可以将位于第一金属层210表面上的第一介电层220作为mim电容刻蚀工艺的刻蚀停止层，从而在保护第一金属层210完整性的同时，保证了覆盖在第一金属层210表面上的介质层表面的平整度，避免了在后续光刻工艺中，导致半导体衬底边缘涂覆的光刻胶脱离的问题。
66.此外，基于如上所述的mim电容的制造方法，本发明还提供了一种基于如上所述的mim电容制造方法制造的mim电容器，包括：
67.半导体衬底200，所述半导体衬底200包括电容区域201和非电容区域202；
68.第一金属层210，至少位于所述半导体衬底200的表面上，并作为所述mim电容器的下极板；
69.第一介电层220，至少位于所述第一金属层210的表面上；
70.第二介电层230，位于所述电容区域201中所述第一金属层210的表面上，并与所述第一介电层220组成所述mim电容器的介质层；
71.第二金属层240，位于所述第二介电层230的表面上，并作为所述mim电容器的上极板。
72.综上所述，本发明提供了一种mim电容的制造方法，通过将现有技术中mim电容的介质层由一层结构分成两层结构(第一介电层和第二介电层)，从而在对第二金属层和第二介电层进行刻蚀工艺形成mim电容的过程中，可以将位于第一金属层表面上的第一介电层作为mim电容刻蚀工艺的刻蚀停止层，从而在保护第一金属层完整性的同时，保证了覆盖在第一金属层表面上的介质层表面的平整度，避免了在后续光刻工艺中，导致半导体衬底边缘涂覆的光刻胶脱离的问题。
73.进一步的，由于本发明采用将第一介电层和第二介电层组成的叠层结构作为mim电容的介质层，因而可以通过分别调整第一介电层和第二介电层的厚度来调整mim电容的电容值，并且，在保证mim电容的电容值满足设计要求的同时，减薄第一介电层的厚度，从而避免了在后续光刻工艺中，由于第一介电层的厚度较厚，导致的涂覆在第一介质层上的光刻胶的曝光显影不充分，造成半导体衬底图形失效风险的问题，进而提高了整个器件的可靠性，保证了产品的良率。
74.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
75.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
76.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。