技术特征：
1.一种像素阵列基板，包括：半导体基板，其包括被外围区域包围的像素阵列；所述半导体基板的背表面，在所述外围区域中形成延伸到所述半导体基板中的多个第一外围沟槽；以及钝化层，在所述背表面上并且衬于所述多个第一外围沟槽中的每个第一外围沟槽。2.如权利要求1所述的像素阵列基板，还包括：多个列间沟槽，每个列间沟槽位于所述像素阵列的相应的一对相邻像素列之间，相邻的列间沟槽之间的第一距离等于相邻的第一外围沟槽之间的距离。3.如权利要求2所述的像素阵列基板，其中所述多个第一外围沟槽中的每个第一外围沟槽是所述多个列间沟槽中的相应列间沟槽的延伸。4.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域超过0.2微米的深度。5.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域的比所述半导体基板的厚度小0.5微米和2.0微米之间的深度。6.如权利要求1至3中任一项所述的像素阵列基板，其中所述钝化层的厚度在40埃和500埃之间。7.如权利要求1至3中任一项所述的像素阵列基板，其中所述钝化层由高κ材料形成。8.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个第一外围沟槽具有在0.15微米和0.25微米之间的宽度。9.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个第一外围沟槽填充有绝缘材料。10.如权利要求1至3中任一项所述的像素阵列基板，其中所述背表面还在所述外围区域中形成延伸到所述半导体基板中的多个第二外围沟槽，所述多个第二外围沟槽中的每个第二外围沟槽垂直于所述多个第一外围沟槽中的每个第一外围沟槽，所述钝化层衬于所述多个第二外围沟槽中的每个第二外围沟槽。11.如权利要求10所述的像素阵列基板，还包括：多个行间沟槽，每个行间沟槽位于所述像素阵列的相应的一对相邻像素行之间，相邻的行间沟槽之间的第二距离等于相邻的第二外围沟槽之间的距离。12.如权利要求11所述的像素阵列基板，其中所述多个第二外围沟槽中的每个第二外围沟槽是所述多个行间沟槽中的相应行间沟槽的延伸。13.如权利要求11所述的像素阵列基板，其中所述多个第二外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域的比所述半导体基板的厚度小0.5微米和2.0微米之间的深度。14.一种图像传感器，包括：如权利要求1至13中任一项所述的像素阵列基板；以及由多个微透镜形成的微透镜阵列，每个微透镜与所述像素阵列的相应光电二极管区域对准。
15.一种用于防止沉积在包括像素阵列的半导体基板上的薄膜中的缺陷的方法，该方法包括：在所述半导体基板的外围区域上形成多个沟槽以产生带沟槽的表面，所述带沟槽的表面(i)包括多个沟槽区域，每个沟槽区域形成所述多个沟槽中的相应沟槽，以及(ii)在每对相邻沟槽之间，包括多个沟槽间表面中的相应沟槽间表面，所述外围区域包围所述像素阵列；并且在所述外围区域上沉积所述薄膜，使得所述薄膜覆盖每个沟槽间表面并保形地覆盖每个沟槽区域。16.如权利要求15所述的方法，其中形成所述多个沟槽包括光刻蚀刻所述外围区域的表面，所述表面是所述半导体基板的背表面的一部分。17.如权利要求15或16所述的方法，还包括：对所述薄膜进行退火；并且用氧化物材料和金属中的至少一种填充所述多个沟槽中的每个沟槽。18.如权利要求15或16所述的方法，其中，在所述形成步骤中，所述多个沟槽中的每个沟槽垂直于所述多个沟槽中的至少一个其他沟槽并与之相交，所述多个沟槽形成网格。19.如权利要求15或16所述的方法，其中所述半导体基板包括被所述外围区域包围的中心区域，并且在所述形成步骤中，所述多个沟槽包括多个中心区域沟槽，所述多个中心区域沟槽各自横穿所述外围区域和所述中心区域，并且位于(i)所述像素阵列的一对相邻像素行之间或(ii)所述像素阵列的一对相邻像素列之间。20.如权利要求15或16所述的方法，其中每个沟槽间表面是在所述多个沟槽中的两个相邻沟槽之间的所述半导体基板的背表面的相应平面区域。
技术总结
提供了一种像素阵列基板、包括该像素阵列基板的图像传感器以及一种用于防止沉积在包括像素阵列的半导体基板上的薄膜中的缺陷的方法。像素阵列基板包括半导体基板和钝化层。所述半导体基板包括被外围区域包围的像素阵列。所述半导体基板的背表面在所述外围区域中形成延伸到所述半导体基板中的多个第一外围沟槽。所述钝化层在所述背表面上并且衬于所述多个第一外围沟槽中的每个第一外围沟槽。多个第一外围沟槽中的每个第一外围沟槽。多个第一外围沟槽中的每个第一外围沟槽。
技术研发人员：王勤 陈刚
受保护的技术使用者：豪威科技股份有限公司
技术研发日：2021.06.15
技术公布日：2021/12/21