半导体结构及其制造方法与流程

半导体结构及其制造方法
1.交叉引用
2.本公开要求于2020年11月17日提交的美国专利临时申请(申请号：63/114,536)的优先权，其全部内容通过引用并入本文。
技术领域
3.本公开涉及半导体技术领域，尤其涉及具有通孔开口的半导体结构。本公开还涉及制造所述具有通孔开口的半导体结构的方法。


背景技术：

4.在半导体晶圆上同时处理半导体器件或晶粒。加工完成后，晶圆被分割成单独的晶粒。例如，执行晶圆分割工艺将晶圆分离成单独的晶粒，包括沿切割线或锯线锯切晶圆。然后封装晶粒以形成封装器件，包括在钝化层上形成具有互连的再分布层。
5.可在半导体晶圆的活性面上提供绝缘层。绝缘层被图案化以形成通孔开口，用于暴露位于晶圆的活性面上的接触垫。然而，在绝缘层中形成通孔开口的传统技术会对接触垫造成损坏，从而影响接触垫引出晶圆的活性面上的功能电路的可靠性。
6.因此，业界存在迫切需求，即在位于半导体晶圆的活性面上的绝缘层中形成通孔开口，但同时不损坏接触垫。


技术实现要素：

7.本公开的实施例提供了一种半导体结构。所述半导体结构包括：一半导体晶圆，具有相对的晶圆活性面与晶圆非活性面，其中多个接触垫形成于所述晶圆活性面上；一绝缘层，位于所述晶圆活性面上，用于覆盖所述晶圆活性面和接触垫；以及多个形成于所述绝缘层中的通孔开口，用于将所述接触垫从绝缘层中暴露，而不损坏所述接触垫。所述半导体结构可以进一步分割成晶粒结构以供进一步处理。
8.在一些实施例中，所述半导体结构还包括位于所述晶圆活性面和绝缘层之间的粘附促进层，用于将所述绝缘层粘附到晶圆活性面。
9.在一些实施例中，所述半导体结构，其中通过多步蚀刻工艺去除对应于接触垫的绝缘层顶部而形成通孔开口。
10.在一些实施例中，所述半导体结构，其中在所述多步蚀刻工艺的最后蚀刻步骤之前，通过在所述通孔开口中留下一剩余绝缘层而形成半孔开口。
11.在一些实施例中，所述半导体结构还包括一设置在所述绝缘层上的掩膜层，其中所述掩膜层在所述多步蚀刻工艺中形成多个掩膜层开口，用于将所述对应于接触垫的绝缘层顶部从所述掩膜层中暴露。
12.在一些实施例中，所述半导体结构，其中未从所述掩模层开口中暴露的绝缘层相对于所述通孔开口形成了尖锐边缘。
13.在一些实施例中，所述半导体结构还包括一设置在所述绝缘层上的图案化掩膜
层，其中所述图案化掩膜层具有多个掩膜层开口，用于将所述对应于接触垫的绝缘层顶部从所述掩膜层中暴露。
14.本公开还提供了一种制造半导体结构的方法。所述方法包括以下步骤：提供一半导体晶圆，其具有相对的晶圆活性面和晶圆非活性面，其中在所述圆活性面上形成多个接触垫；在所述晶圆活性面上设置一绝缘层，用于覆盖所述晶圆活性面和接触垫；以及在所述绝缘层中形成通孔开口，用于将所述接触垫从绝缘层中暴露，而不损坏所述接触垫。
15.在一些实施例中，所述的方法还包括在所述晶圆活性面和绝缘层之间形成一粘附促进层，用于将所述绝缘层粘附到晶圆活性面。
16.在一些实施例中，所述方法，其中在所述绝缘层中形成通孔开口的步骤还包括：进行至少一次蚀刻步骤，用于部分去除对应于接触垫的绝缘层顶部而形成半孔开口，其中在所述半通孔开口中留下一剩余绝缘层；以及进行最后蚀刻步骤，用于去除所述半孔开口中的剩余绝缘层，从而将所述接触垫从绝缘层中暴露。
17.在一些实施例中，所述方法，其中所述至少一次蚀刻步骤和最后蚀刻步骤分别采用高功率激光蚀刻工艺和低功率激光蚀刻工艺进行。
18.在一些实施例中，所述方法，还包括在最后蚀刻步骤之后，采用等离子体工艺去除在所述通孔开口中的剩余绝缘层的残留物。
19.在一些实施例中，所述方法，其中所述至少一次蚀刻步骤和最后蚀刻步骤分别采用高功率激光蚀刻工艺和等离子体工艺进行。
20.在一些实施例中，所述方法，还包括：在所述至少一次蚀刻步骤之前，在所述绝缘层上设置一掩膜层以完全覆盖绝缘层，其中所述掩膜层被蚀刻而形成多个掩膜层开口，用于暴露所述对应于接触垫的绝缘层顶部；以及在所述最后蚀刻步骤之后将所述掩模层从绝缘层上去除。
21.在一些实施例中，所述方法还包括：在所述至少一次蚀刻步骤之前，在所述绝缘层上设置一图案化掩膜层以，用于暴露所述对应于接触垫的绝缘层顶部；以及在所述最后蚀刻步骤之后将所述图案化掩模层从绝缘层上去除。
22.在一些实施例中，所述的方法还包括：将所述半导体晶圆分割成多个单独的半导体晶粒，其中所述绝缘层保留在每个单独的半导体晶粒上，并且在绝缘层中具有至少一个所述通孔开口。
23.本公开还提供了一种两步蚀刻方法，用于将具有一晶粒活性面的半导体晶粒制造为一晶粒结构。其中在所述晶粒活性面上的一绝缘层中形成至少一个通孔开口，并且位于所述晶粒活性面上并被所述绝缘层覆盖的接触垫，通过所述至少一个通孔开口而从所述绝缘层中暴露。所述两步蚀刻工艺包括以下步骤：进行第一蚀刻步骤，用于部分移除对应于接触垫的绝缘层顶部，其中在所述至少一个通孔开口中留有一剩余绝缘层；以及进行第二蚀刻步骤，用于移除所述至少一个通孔开口中的剩余绝缘层，用于将所述接触垫从绝缘层中暴露。
24.在一些实施例中，所述两步蚀刻方法还包括在所述晶粒(芯片)活性面和绝缘层之间形成粘合促进层，用于将所述绝缘层粘附到所述晶粒活性面。
25.在一些实施例中，所述两步蚀刻方法，还包括：在所述第一蚀刻步骤之前，在所述绝缘层上设置一掩膜层以完全覆盖绝缘层，其中在所述第一蚀刻步骤中，所述掩膜层被蚀
刻而具有对应于所述至少一个通孔开口的至少一个掩膜层开口；以及在所述第二蚀刻步骤之后，从绝缘层上去除所述掩模层。
26.在一些实施例中，所述两步蚀刻方法还包括：在所述第一蚀刻步骤之前，在所述绝缘层上设置一图案化掩膜层，其中所述图案化掩膜层具有对应于所述至少一个通孔开口的至少一个掩膜层开口；以及在第二蚀刻步骤之后，从绝缘层上去除所述图案化掩膜层。
27.通过参考以下描述和附图，本文公开的实施例的优点和特征将变得显而易见。此外，应当理解，这里描述的各种实施例的特征不是相互排斥，并且可以各种组合和排列存在。
附图说明
28.附图并入并形成说明书的一部分，其中相同的数字表示相同的部分，图示了本公开的优选实施例，并且与描述一起用于解释本发明的各种实施例的原理。
29.图1是根据本公开的示例性实施例而提出的对晶圆的两步蚀刻工艺的流程图；
30.图2a至图2m是根据本公开的一个示例性实施例，使用图1中两步蚀刻工艺而制造半导体结构的示意图；
31.图3a至图3f是根据本发明另一示例性实施例，使用图1中具有掩膜层的两步蚀刻工艺而制造半导体结构的示意图；
32.图4a至图4e是根据本发明另一示例性实施例，使用图1中具有图案化掩膜层的两步蚀刻工艺而制造半导体结构的示意图；
33.图5是已处理半导体晶圆的示例性实施例的俯视图的图像和其一部分的简化横截面图。
34.图6a至图6c是在已加工半导体晶圆至上形成覆盖层，以及在覆盖层中形成通孔开口的工艺的一个实施例。
35.图7a至图7b是在已加工晶圆之上的覆盖层中形成通孔开口的工艺的另一个实施例。
36.图8a至图8d是在已加工晶圆之上的覆盖层中形成通孔开口的工艺的又一个实施例。
37.图9a至图9c是在已加工晶圆之上的覆盖层中形成通孔开口的工艺的又一实施例。
38.图10是根据本公开的示例性实施例而提出的对晶粒的两步蚀刻工艺的流程图；
39.图11a至图11d为本发明实施例，使用图10的两步蚀刻工艺制作晶粒结构的示意图；
40.图12a至图12d为本发明另一实施例，使用图10中具有掩膜层的两步蚀刻工艺而制造晶粒结构的示意图；
41.图13a至图13d为本发明另一实施例，使用图10中具有图案化掩膜层的两步蚀刻工艺而制造晶粒结构的示意图。
42.附图标记：
43.10：(晶圆)两步蚀刻工艺，11：(晶粒)两步蚀刻工艺，12：第一蚀刻步骤，14：第二蚀刻步骤，20：高功率激光蚀刻器，30：低功率激光蚀刻器，40：等离子蚀刻器，100：晶圆，100a：晶圆中心，100b：晶圆边缘，1001：晶圆活性面，1002：晶圆非活性面(晶圆背面)，101：粘附促
进层，103：接触垫(晶粒垫)，105：介电层，107：保护层，107a：(保护层)顶部，107b：(保护层)底部，107c：锋利边缘，107d：蚀刻边缘，108：剩余保护层，109：保护层开口，110：保护层半开口，110a：晶圆中心处的保护层半开口，110b：晶圆边缘处的保护层半开口，112：保护层残留物，113：晶粒，1131：晶粒活性面，1132：晶粒背面，114：掩膜层，115：掩膜层开口，116：图案化掩膜层，118：掩模层片材，150：半导体结构，152：晶粒结构，155：半导体结构，200：已处理半导体晶圆(已处理晶圆)，201：半导体晶圆(晶圆)，202：活性或顶部晶圆面，203：非活性或底部晶圆面，210：晶粒(器件)，230：后端(beol)电介质堆叠，240：钝化层，242：晶粒接合垫，248：垫开口，300：已加工半导体晶圆(已加工晶圆)，301：晶圆，302：晶圆活性面，303：晶圆非活性面，310：晶粒(器件)，330：后端(beol)电介质堆叠，340：钝化层，342：晶粒接合垫，348：垫开口，350：(复合)覆盖层，356：侵蚀，360：通孔半开口，362：倾斜侧壁/通孔半开口侧壁/通孔开口上侧壁，364：通孔开口下侧壁，368：底面，370：通孔开口，400：已加工晶圆，410：晶粒，430：beol介电质堆叠，442：晶粒接合垫，444：钝化层，448：垫开口，450：覆盖层，460：通孔半开口，462：倾斜侧壁/通孔开口上侧壁，464：通孔开口下侧壁，470：通孔开口，500：已加工晶圆，501：晶圆，502：晶圆活性面，503：晶圆非活性面，510：晶粒，530：后端(beol)电介质堆叠，540：钝化层，542：晶粒接合垫，548：垫开口，550：覆盖层，560：通孔半开口，562：倾斜侧壁/通孔开口上侧壁，564：通孔开口下侧壁，570：通孔开口，590：掩模层，600：已加工晶圆，610：晶粒，630：后端(beol)电介质堆叠，642：晶粒接合垫，644：钝化层，650：覆盖层，660：通孔半开口，662：倾斜侧壁/通孔开口上侧壁，670：通孔开口，690：掩模层，t：保护层/覆盖层的平整厚度，t’：保护层的弧形厚度，d：通孔半开口的深度，r：剩余保护层/剩余覆盖层的平整厚度，r’：剩余保护层的弧形厚度，pt：由等离子蚀刻的保护层的厚度，mt：掩模厚度。
具体实施方式
44.实施例一般涉及器件，例如半导体器件或集成电路(ic)。特别地，本公开涉及一种具有绝缘层的晶圆，所述绝缘层具有用于暴露位于晶圆活性面上接触垫(也称为晶粒垫或晶粒接合垫)的通孔开口，同时不损坏所述接触垫。所述绝缘层在图1至图4e和图10至图13d中称为保护层；而在图5到图9c称为覆盖层。
45.图1是根据本公开的示例性实施例而提出的两步蚀刻工艺10的流程图。图2a至图2m是按照图1的流程图，采用两步蚀刻工艺10而制造半导体结构150的示意图。
46.参考图2a至图2m，根据本公开的实施例中的两步蚀刻工艺10包括以下步骤。
47.步骤s1：提供晶圆100。
48.如图2a所示，提供晶圆100；晶圆100具有晶圆活性面1001和晶片非活性面(也称为晶圆背面)1002；晶圆100包括多个晶粒113，晶粒113的活性面构成晶圆活性面1001。晶圆100中每个晶粒113的活性面通过掺杂、沉积、蚀刻等一系列工艺形成有源元件和无源元件。有源元件包括二极管、三极管等；无源元件包括电压元件、电容、电阻、电感等；这些有源元件和无源元件通过连接线连接形成功能电路，以实现各种功能。
49.晶圆活性面1001还包括与有源元件和/或无源元件连接而引出功能电路的接触垫(也称为晶粒垫或晶粒接合垫)103；以及用于保护接触垫103的介电层105。接触垫103通常由金属制成，例如铝(al)、铜(cu)、铝铜合金或其组合。因此，接触垫103在传统的化学和/或
物理蚀刻工艺中很容易被蚀刻或损坏，例如高功率激光蚀刻工艺(high-power laser etching process)、径向蚀刻工艺(radial etching process)、反应离子蚀刻工艺(reactive ion etching process)、溅射蚀刻工艺(sputter etching process)、离子蚀刻工艺(ion milling process)、离子束辅助蚀刻工艺(ion beam assisted etching process)、以及反应离子束蚀刻工艺(reactive ion beam etching process)。介电层105通常由与接触垫103相绝缘的二氧化硅(sio2)和氮化硅(si3n4)制成。
50.步骤s2：施加保护层107，用于覆盖晶圆活性面1001。
51.如图2b所示，保护层107被施加至并覆盖晶圆活性面1001。保护层107对晶圆100的晶圆活性面1001上的接触垫103电绝缘。换言之，保护层107是本发明中绝缘层的一种。
52.根据保护层107的具体材料，其可通过任何适当的方法形成在晶圆100的晶圆活性面1001之上。在一个实施例中，保护层107是片材或薄膜材料并且通过层压(lamination)，例如真空层压(vacuum lamination)或滚辊层压(roller lamination)，施加到晶圆活性面1001。然后将片材或薄膜材料压在晶圆100上并固化，从而将保护层107固定在晶圆活性面1001之上。或者，颗粒或液体状态的保护层107可通过压塑(compression mold)而施加到晶圆活性面1001。或者，如果保护层107处于液态，可通过旋涂(spin-coating)或缝模涂层(slit die coating)而施加到晶圆活性面1001。
53.在一个优选实施例中，保护层107为有机/无机复合材料层，包括有机基底(例如聚酰亚胺、环氧树脂、ajinomoto buildup film(abf))和无机填料或填料颗粒。填料颗粒可以是无机氧化物颗粒。例如，填料颗粒是二氧化硅(sio2)颗粒。在一实施例中，保护层107中的填料粒子为两种或多种不同类型的无机氧化物粒子，例如二氧化硅(sio2)颗粒和二氧化钛(tio2)颗粒相互混合。优选地，保护层107中的填料颗粒，例如无机氧化物颗粒，为球形(spherical)或类球形(spheroidal)。在一个优选实施例中，保护层107中的填料颗粒，例如无机氧化物颗粒，具有50％或更多的填充量。
54.保护层107可在晶圆100的整个晶圆活性面1001的具有平整厚度t。在一个实施例中，保护层107的平整厚度t在10-100微米(um)、15-100微米、20-100微米、25-100微米、45-100微米或60-100微米的范围内。在一个优选实施例中，保护层107的平整厚度t在20-45微米(um)的范围内。保护层107的平整厚度t可以具有正负(
±
)1-5微米的公差，这也取决于保护层107的平整厚度t。
55.或者，如图2c所示，如果晶圆100有较大尺寸，例如6英寸、8英寸、12英寸或更大。弧形厚度t’从晶圆100的晶圆中心100a到晶圆100的晶圆边缘100b逐渐变薄。可以采用总厚度变化(total thickness variation(ttv))表示弧形厚度t’在晶圆100的晶圆中心100a处的最大值和在晶圆100的晶圆边缘100b处的最小值之差值。在一个实施例中，总厚度变化(ttv)可以在1-6微米、2
–
6微米、3
–
6微米、4
–
6微米或5
–
6微米的范围内。在优选实施例中，总厚度变化ttv约为2微米。
56.在图2b之后，可以在晶圆100的晶圆活性面1001和具有平整厚度t的保护层107之间施加粘附促进层101，用于增强保护层107对晶圆活性面1001的粘附。如图2d所示。类似地，在图2c之后，粘附促进层101也可施加到晶圆100的晶圆活性面1001和具有弧形厚度t’的保护层107之间，如图2e所示。
57.在一些实施例中，粘附促进层101具有与有机物质具有亲和力的有机基团和与无
机物质具有亲和力的无机基团；从而通过在粘附促进层101的有机基团与保护层107的有机基底之间产生结合力，使粘附促进层101与保护层107相结合。同时，通过在粘附促进层101的无机基团与晶圆活性面1001上的硅或掺杂硅材料之间产生结合，可使粘附促进层101与晶圆活性面1001相结合。此外，如果填料或填料颗粒暴露于有机基底并直接接触粘附促进层101，则在粘附促进层101的无机基团与保护层107的填料或填料颗粒(例如二氧化硅颗粒和二氧化钛(颗粒)之间也可以产生结合力。
58.粘附促进层101与接触垫103绝缘，因此不会干扰晶圆100的电气功能。在一个实施例中，可选地，粘附促进层101包括硅烷(silane)或其化学衍生物，例如四氢化硅烷(tetrahydride)，二元硅氢化合物(binary silicon-hydrogen compounds)、有机硅化合物(organosilocon compounds)，包括但不限于三氯硅烷(trichlorosilane)、四甲基硅烷(tetramethylsilane)和四乙氧基硅烷(tetraethoxysilane)。具有与硅烷或其化学衍生物类似性质的其他化学品或化合物也可用作本公开中的粘合促进层101。硅烷或其化学衍生物可以通过使用任何合适的方法形成，包括但不限于旋涂工艺(spin coating process)、喷涂工艺(spray coating process)、缝模涂层工艺(slit die coating process)或丝网印刷工艺(screen printing process)。
59.两步蚀刻工艺10也可适用于仅具有保护层107的晶圆100(如图2b或图2c所示)或具有保护层107和粘附促进层101的晶圆100(如图2d或图2e所示)。图2f至图2m说明对仅具有保护层107的晶圆100(如图2b或图2c所示)进行的两步蚀刻工艺10，从而简化对两步蚀刻工艺10的描述。应当理解，本发明的两步蚀刻工艺10也适用于具有保护层107和粘附促进层101(如图2d或图2e所示)的晶圆100。
60.步骤s3：进行第一蚀刻步骤12，在保护层107中形成保护层半开口110。当保护层107用作所述绝缘层，保护层半开口110可作为本发明中通孔开口的一种。
61.参照图2f，如图2b所述，利用第一蚀刻装置对保护层107进行第一蚀刻步骤12，去除保护层107与接触垫103对应的顶部107a；从而在保护层107中形成保护层半开口110。因此，保护层107的底部107b留在保护层半开口110之中，称为剩余保护层108，用于覆盖接触垫103，因此在第一蚀刻步骤12中不会损坏接触垫103。当保护层107用作所述绝缘层，剩余保护层108是本实施例中的剩余绝缘层的一种。
62.保护层半开口110具有深度d。剩余保护层108具有平整厚度r，可通过从保护层107的厚度t中减去保护层半开口110的深度d来计算。剩余保护层108具有平整厚度r将在以下描述的两步蚀刻工艺10的第二蚀刻步骤14中被去除。
63.在一个实施例中，第一蚀刻装置包括具有正常能量(e)和正常脉冲数(p)的高功率激光蚀刻器20。例如，高功率激光蚀刻器20的正常能量(e)在1-2焦耳、1.2-2焦耳、1.4-2焦耳、1.6-2焦耳或1.8-2焦耳的范围内。在一个优选实施例中，高功率激光蚀刻器20的正常能量(e)在1.2-1.5焦耳的范围内。
64.在一个实施例中，高功率激光蚀刻器20的正常脉冲数(p)在5-20个脉冲、7-20个脉冲、9-20个脉冲、11-20个脉冲、13
–
20个脉冲、15
–
20个脉冲或17
–
20个脉冲的范围内。在一个优选实施例中，高功率激光蚀刻器20的正常脉冲数(p)在7-10个脉冲的范围内。
65.可以理解，为了去除保护层107的顶部107a，高功率激光蚀刻器20的正常能量(e)和正常脉冲数(p)是相关联的。来自高功率激光蚀刻器20的正常能量(e)越高，去除保护层
107的顶部107a所需的正常脉冲数(p)就越少。相反地，来自高功率激光蚀刻器20的正常能量(e)越低，则去除保护层107的顶部107a所需要的正常脉冲数(p)越多。也可以理解，高功率激光蚀刻器20的正常能量(e)和正常脉冲数(p)需根据保护层107的具体材料而选择。为了去除一定厚度的保护层107，在一些实施例中，正常能量(e)与正常脉冲数(p)可能有线性关系；而在其他实施例中，正常能量(e)和正常脉冲数(p)可能具有非线性关系。例如，如果保护层107采用ajinomoto buildup film(abf)形成，则高功率激光刻蚀器20在正常能量(e)为1.2焦耳的情况下，可以用一个脉冲去除2微米的厚度；而高功率激光蚀刻器20在正常能量(e)为2焦耳的情况下，可以通过一个脉冲去除2.8微米的厚度。
66.因此，剩余保护层108留在保护层半开口110中。可选地，第一蚀刻步骤12以均匀的方式进行，使得剩余保护层108的厚度r在晶圆100的整个晶圆活性面1001上基本是平整的。可选地，剩余保护层108的平整厚度r在1-8微米、2-8微米、3-8微米、4-8微米、5-8微米，6-8微米或7-8微米的范围内。在优选实施例中，剩余保护层108的平整厚度r约为2微米。
67.类似地，可以对图2d中的保护层107和粘附促进层101进行上述第一蚀刻步骤12，以形成保护层半开口110。因此，接触垫103被粘附促进层101和剩余保护层108所覆盖。
68.参考图2g，上述第一蚀刻步骤12也可对图2c中具有弧形厚度t'的保护层107进行，使用第一蚀刻装置(如高功率激光蚀刻器20)而形成保护层半开口110。虽然第一蚀刻步骤12仍以均匀的方式进行，但剩余保护层108也根据图2c中总厚度变化ttv而具有弧形厚度r’。换言之，如果第一蚀刻步骤12在晶圆100的整个晶圆活性面1001上均匀地进行，则剩余保护层108的弧形厚度r'从晶圆100的晶圆中心100a到晶圆100的晶圆边缘100b逐渐变薄。例如，晶圆100的晶圆中心100a处的保护层半开口110a中的剩余保护层108比晶圆100的晶圆边缘100b处的保护层半开口110b中的剩余保护层108厚大约总厚度变化ttv。
69.类似地，可以对图2e中具有粘附促进层101的保护层107进行上述第一蚀刻步骤12，以形成保护层半开口110。因此，接触垫103被粘附促进层101和剩余保护层108所覆盖；根据图2c中的总厚度变化ttv，剩余保护层108具有弧形厚度r’。
70.高功率激光蚀刻器20发出的激光具有优越的方向性；从而可仅去除对应接触垫103的保护层107的顶部107a，以免蚀刻掉保护层半开口110之外的保护层107。如图2f和图2g所示，在保护层107和保护层半开口110的交叉处，保护层107因此具有锋利边缘107c。
71.高功率激光蚀刻器20可快速地进行第一蚀刻步骤12，以节省处理时间，从而提高本公开中的两步蚀刻工艺10的生产率。
72.保护层半开口110可以根据半导体结构150的具体设计而具有任何形状。在一个优选实施例中，保护层半开口110为圆形，以便于进行第一蚀刻步骤12。保护层半开口110可以根据半导体结构150的具体设计而具有任意的尺寸。但是，其尺寸不应太小，从而在两步蚀刻工艺10之后的后续步骤中(未示出)，影响导电材料的填充。
73.步骤s4：进行第二刻蚀步骤14，在保护层107中形成保护层开口109。保护层107为一种所述绝缘层时，保护层开口109为本发明实施例中的一种通孔开口。
74.如图2f所述，对保护层107进行第二蚀刻步骤14，使用第二蚀刻装置去除保护层107的底部107b，即去除保护层半开口110中暴露剩余保护层108。因此，在保护层107之中形成保护层开口109。
75.参照图2h，在一个实施例中，第二蚀刻装置包括具有低能量(e)和少脉冲数(p)的
低功率激光蚀刻器30。例如，低功率激光蚀刻器30的低能量(e)在0.3-0.6焦耳、0.4-0.6焦耳或0.3-0.5焦耳的范围内。在优选实施例中，低功率激光蚀刻器30的低能量(e)在0.3-0.4焦耳的范围内。在另一优选实施例中，低功率激光蚀刻器30的低能量(e)在0.5-0.6焦耳的范围内。
76.在一个实施例中，来自低功率激光蚀刻器30的少脉冲数(p)由平整厚度r和剩余保护层108的特定材料决定。例如，如果保护层107由ajinomoto buildup film(abf)形成，如果低能量(e)设置为0.3-0.4焦耳，低功率激光蚀刻器30可用一个脉冲去除1微米的厚度；而如果低能量(e)设置在0.5-0.6焦耳，低功率激光蚀刻器30可用一个脉冲去除1.3微米的厚度。
77.应当理解，低功率激光蚀刻器30的低能量(e)越高，去除保护层107的底部107b所需的脉冲数(p)就越少，且第二蚀刻步骤14就进行地越快，以节省处理时间并因此提高生产率。然而，低功率激光器30的低能量(e)不应太高以致损坏接触垫103。
78.高功率激光蚀刻器20和低功率激光蚀刻器30可以分别使用相同波长的脉冲紫外(uv)激光分别进行第一蚀刻步骤12和第二蚀刻步骤14。例如，脉冲紫外(uv)激光器是利用以稀有气体、卤素等化合物为激光介质的准分子激光器(excimer laser)，如波长为193纳米(nm)的arf准分子激光器，波长为248纳米(nm)的krf准分子激光器，波长为308纳米(nm)的xecl准分子激光器或波长为351纳米(nm)的xef准分子激光器。在一个优选实施例中，准分子激光的波长为355纳米进行两步蚀刻工艺10，即在第一蚀刻步骤12中形成保护层半开口110，在第二蚀刻步骤14中形成保护层开口109。
79.类似于高功率激光蚀刻器20，从低功率激光蚀刻器30发出的激光也可具有优越的方向性；并因此在图2h中的第二蚀刻步骤14中保留了锋利边缘107c。锋利边缘107c可以有利地满足采用两步蚀刻工艺10生产的电子产品的生产规格。
80.步骤s5：从保护层开口109去除保护层残留物112。步骤s5在图1中以虚线方块表示，以表明步骤s5是两步蚀刻工艺10中不必要的附加工艺。
81.参照图2i，可不从保护层开口109中完全去除保护层107；保护层开口109中残留的保护层107的部分称为保护层残留物112。需要额外的工艺将保护层残留物112从保护层开口109中完全去除，使接触垫103从保护层107中完全暴露。
82.可选地，通过具有较慢蚀刻速率的蚀刻技术来执行附加工艺，以保护接触垫103不被损坏。在一个实施例中，去除保护层残留物112的附加工艺采用等离子蚀刻，包括但不限于四氟化碳(cf4)气体等离子蚀刻、四氟化硫(sf4)气体等离子蚀刻、氧气(o2)气体等离子蚀刻、氩气(ar)等离子蚀刻，或其任意组合。
83.与从高功率激光蚀刻器20或低功率激光蚀刻器30发射的激光相比，等离子蚀刻不具有优越的方向性，因此也会将锋利边缘107c蚀刻掉而形成蚀刻边缘107d。
84.参考图2j，形成包括晶圆100和具有保护层开口109的保护层107的半导体结构150。沿切割线切割半导体结构150，以获得多个晶粒结构152。晶粒结构152具有晶粒113，晶粒113具有晶粒活性面1131和晶粒背面1132，以及形成在晶粒113的晶粒活性面1131之上的保护层107，其具有保护层开口109。在图2j中，如果在采用低功率激光蚀刻器30的第二蚀刻步骤14之后没有留下保护层残留物112，则锋利边缘107c被保留至晶粒113。相反地，如果执行图2i中去除保护层残留物112的附加工艺，半导体结构150将在保护层107中具有蚀刻边
缘107d。
85.应当理解，通过使用如上所述的低功率激光蚀刻器30，第二蚀刻步骤14(包括图2i中的附加工艺)也可适用于图2g中的保护层半开口110。由于从保护层半开口110中完全去除剩余保护层108，也可获得与半导体结构150相似的半导体结构(未示出)，但保护层107具有总厚度变化ttv。当然，还可以进一步去除保护层107的总厚度变化ttv，将其加工成图2j中的半导体结构150。
86.参考图2k。替代图2h中的低功率激光蚀刻器30，第二蚀刻装置可包括等离子蚀刻器40，用于执行第二蚀刻步骤14而从保护层半开口110中去除剩余保护层108，以便形成保护层开口109。如步骤s5的附加工艺所述，等离子蚀刻的蚀刻速度较慢，因此不会损坏接触垫103。等离子蚀刻包括但不限于四氟化碳(cf4)气体等离子蚀刻、四氟化硫(sf4)气体等离子蚀刻、氧气(o2)气体等离子蚀刻、氩气(ar)等离子蚀刻或其组合。
87.在图2h所示的第二蚀刻步骤14中，由于从低功率激光蚀刻器30发出的激光具有优越的方向性，低功率激光蚀刻器30仅去除保护层半开口110中的剩余保护层108，而不蚀刻保护层半开口110之外的保护层107。相比之下，从等离子蚀刻装置40发出的等离子不仅去除了保护层半开口110中的剩余保护层108，并且还蚀刻掉保护层半开口110之外的保护层107。如图2k所示，可对在晶圆活性面1001上的保护层107均匀地进行等离子蚀刻，保护层半开口110之外的保护层107的一定厚度pt在第二蚀刻步骤14中被等离子蚀刻装器40产生的等离子蚀刻。因此，在使用等离子蚀刻器40进行第二蚀刻步骤14之后，保护层107具有的厚度等于t-tp。
88.保护层107的厚度pt可以与剩余保护层108的平整厚度r相关。在一个实施例中，厚度pt比剩余保护层108的平整厚度r多约10％至30％。比平整厚度r多约15％至30％，比平整厚度r多约10％至25％，或比平整厚度r多约15％至25％r。在优选实施例中，保护层107的厚度pt比剩余保护层108的平整厚度r多约20％。
89.此外，由于等离子蚀刻器40发射的等离子不具有低功率激光蚀刻器30发射的激光的优越方向性，所以在第一蚀刻步骤12中形成的锋利边缘107c也被蚀刻并相应地形成蚀刻边缘107d。
90.参考图2l。与采用低功率激光蚀刻器30相比，在第二蚀刻步骤14中采用等离子蚀刻器40可完全去除保护层半开口110中的剩余保护层108，而不会残留保护层残留物112。相应地，保护层107的厚度t减少了在第二蚀刻步骤14中被等离子蚀刻掉的厚度pt。
91.参考图2m，形成包括晶圆100和具有保护层开口109的保护层107的半导体结构150。沿切割线切割半导体结构150，以获得多个晶粒结构152。晶粒结构152具有晶粒113，晶粒具有晶粒活性面1131和晶粒背面1132，保护层107形成在晶粒113的晶粒活性面1131之上，具有保护层开口109。如图2m所示，在切割之后，晶粒113仍保留由等离子蚀刻器40在第二蚀刻步骤14中形成的蚀刻边缘107d。
92.应当理解，两步蚀刻工艺10的第二蚀刻步骤14也适用于具有保护层107和粘附促进层101的晶圆100(如图2d或图2e所示)，因为在第二蚀刻步骤14中，也可通过低功率激光蚀刻器30或等离子蚀刻器40从保护层开口109中完全去除粘附促进层101(例如硅烷)。
93.图3a至图3f是根据本公开的另一示例性实施例，使用两步蚀刻工艺10而制造半导体结构150的示意图。
94.如图3a和图3b所示，在本实施例中执行相同的步骤s1和s2。因此，在此也使用相同的附图标记来描述与图2a和图2b中相同或相似的特征。
95.s3’：在保护层107上施加掩膜层114。
96.参照图3c，掩膜层114覆盖了保护层107，用于保护位于保护层开口109之外或不对应保护层开口109的保护层107，使其在两步蚀刻工艺10中不被蚀刻。
97.掩模层114可由金属材料制成，例如铜(cu)、钛(ti)、镍(ni)、铜钛镍的合金或其任何组合。由金属材料制成的掩膜层114可以通过溅射工艺(sputtering process)、电镀工艺(plating process)或其组合形成。或者，掩模层114可由非金属材料制成，包括不可光成像的抗蚀刻聚合物(non-photoimagable etch resist polymers)。由非金属材料制成的掩模层114可以通过层压工艺(laminating process)形成。或者，掩膜层114可由金属材料与非金属材料的任意组合制成。此外，掩膜层114可包括单层或多层堆叠，其可由金属材料、非金属材料或其任意组合制成。
98.根据掩模层114的具体材料，掩模层114可以具有均匀的掩模厚度mt。例如，如果由铜(cu)制成，掩模层114的掩模厚度mt可以是在0.3
–
1微米(um)、0.5
–
1微米(um)、0.7
–
1微米(um)或0.9
–
1微米(um)的范围内。在优选实施例中，掩模层114的掩模厚度mt约为0.6微米(um)。
99.步骤s4’：进行第一刻蚀步骤12，在保护层107中形成保护层半开口110，同时形成具有掩膜层开口115的图案化掩膜层116。步骤s4’与上述步骤s3类似；在此也使用相同的附图标记来相应地描述相同或相似的特征。
100.请参考图3d，通过高功率激光蚀刻器20对保护层107进行第一蚀刻步骤12，以形成保护层半开口110。除了保护层107之外，来自高功率激光蚀刻器20的激光也可以蚀刻掩膜层114以形成掩膜层开口115。因此，掩膜层114变成具有掩膜层开口115的图案化掩膜层116。
101.或者，第一蚀刻步骤12可分为两个子步骤(未示出)进行。在第一子步骤中，从高功率激光蚀刻器20发出的激光足够强以在掩膜层114中形成掩膜层开口115；然后在第二子步骤中调整高功率激光蚀刻器20，以降低用于蚀刻保护层107的顶部107a的正常能量(e)，从而形成保护层半开口110。
102.步骤s5’：进行第二刻蚀步骤14，在保护层107中形成保护层开口109。步骤s5’与步骤s4类似；在此也使用相同的附图标记来相应地描述相同或相似的特征。
103.参照图3e，利用等离子蚀刻器40执行第二蚀刻步骤14，用于去除从保护层半开口110中暴露的剩余保护层108，而不会对接触垫103造成损坏。
104.类似于图2k，从等离子蚀刻器40中产生的等离子完全去除了从掩模层开口115中暴露的剩余保护层108，而不会在保护层开口109中残留保护层残留物112。同时，图案化掩膜层116保护了保护层开口109之外的保护层107不被等离子蚀刻。与图2k相反，在第二蚀刻步骤14中，保护层107的平整厚度t没有被蚀刻掉厚度pt。此外，由于图案化掩膜层116所提供的保护，在第一蚀刻步骤12中形成的锋利边缘107c也在第二蚀刻步骤14之后得以保留。
105.步骤s5’中的图案化掩膜层116提供了多重优点。一方面，由于采用了等离子蚀刻器40，不需要图2i所示的附加工艺。另一方面，保护层开口109之外的保护层107没有被蚀刻，因此可对晶圆100的晶圆活性面1001和晶粒113的晶粒活性面1131在切割之后的后续工
艺中提供足够的保护。此外，锋利边缘107c符合由半导体结构150生产的最终电子产品的产品规格。换言之，可更好地控制图3e中的第二蚀刻步骤14，用于去除剩余保护层108而不会造成不必要的损坏。
106.步骤s6’：从保护层107上去除图案化掩膜层116。
107.根据掩模层114的材料，可通过任何已知工艺，例如机械工艺、化学工艺或其任何组合，从保护层107上去除图案化掩膜层116。例如，如果掩模层114由金属材料制成，例如铜(cu)、钛(ti)、镍(ni)、铜钛镍的合金或其任意组合。可以通过将半导体结构150浸入或侵泡在化学腐蚀溶液中去除图案化掩模层116。例如，可将半导体结构150浸入或侵泡在体积分数为5-10％的过氧化氢(h2o2)溶液中1至5分钟。或者，可将过氧化氢溶液(h2o2)喷涂在图案化掩膜层116之上。此外，也可将体积浓度为5-10％的磺酸溶液(h2so4)添加到过氧化氢溶液(h2o2)中，用于加速去除图案化掩模层116。
108.参考图3f。与图2j类似，在去除图案化掩膜层116之后，形成半导体结构150，包括晶圆100和具有保护层开口109的保护层107。沿切割线切割半导体结构150，得到多个晶粒结构152。晶粒结构152具有晶粒113，晶粒113具有晶粒活性面1131及晶粒背面1132，以及形成于晶粒113的晶粒活性面1131之上保护层107，其具有保护层开口109。
109.应当理解，根据步骤s3’至s6’，掩膜层114也适用于如图2c所示具有弧形厚度t’的保护层107。此外，在图3b中形成保护层107之前，粘附促进层101也可应用于晶圆活性面1001。
110.图4a至图4e是根据本公开的另一示例性实施例，使用两步蚀刻工艺10制造半导体结构150的示意图。
111.如图4a和图4b所示，本实施例执行相同的步骤sl和s2。因此，在此也使用相同的附图标记来描述与图2a和图2b或图3a和图3b中相同或相似的特征。
112.步骤s3”：提供具有掩膜层开口115的图案化掩膜层116。
113.参照图4c，提供掩模层片材118。掩模层片材118由金属材料、非金属材料或其任意组合制成，如图3c所示。通过任何已知工艺在掩模层片材118中制造掩模层开口115，从而形成图案化掩模层116。例如，通过蚀刻或机械冲压形成掩模层开口115。图案化掩膜层116可以具有任意形状以覆盖保护层107。在一个优选实施例中，图案化掩膜层116具有与晶圆100相同的圆形。另外，图案化掩膜层116可以具有相同或更大的尺寸以完全覆盖晶圆活性面1001上的保护层107。
114.步骤s4”：在保护层107上施加图案化掩膜层116。
115.参照图4d，图案化掩模层116施加在保护层107之上，使多个掩模层开口115分别对应于晶圆活性面1001上的多个接触垫103。
116.接着进行两步蚀刻工艺10，以形成半导体结构150，包括步骤s5”：进行第一蚀刻步骤12，在保护层107中形成保护层半开口110；步骤s6”：进行第二刻蚀步骤14，在保护层107中形成保护层开口109。此处的步骤s5”和步骤s6”的执行方式分别与图3d和图3e相同。
117.与图3d所示的步骤s4'相比，掩膜层开口115可引导高功率激光蚀刻器20去除保护层107的顶部107a，以在晶圆活性面100上的准确位置精确地形成保护层半开口110。
118.在第一蚀刻步骤12和第二蚀刻步骤14中，被图案化掩膜层116所覆盖的保护层107没有被蚀刻掉，从而可在后续工艺中为晶圆100提供足够的保护。接触垫103暴露于保护层
107的保护层开口109和图案化掩膜层116的掩膜层开口115，也不会在两步蚀刻工艺10中被损坏。
119.步骤s7”：从保护层107上去除图案化掩膜层116。
120.参考图4e，类似于图3f，根据掩膜层114的具体材料，通过任何已知的工艺，例如机械工艺、化学工艺或其任意组合，从保护层107去除图案化掩膜层116。锋利边缘107c也可在去除图案化掩模层116中得到保留。
121.形成了半导体结构150，其包括晶圆100和具有保护层开口109的保护层107。沿切割线切割半导体结构150，获得多个晶粒结构152。晶粒结构152具有晶粒113，其具有晶粒活性面1131和晶粒背面1132，以及形成在晶粒113的晶粒活性面1131之上的保护层107，其具有保护层开口109。
122.虽然在实施例中描述了两步蚀刻工艺10，但是应当理解，半导体结构150也可以按照与所述的两步蚀刻工艺10相同的原理进行多步蚀刻工艺而形成。在本公开中。在多步蚀刻工艺的最后蚀刻步骤中，为了不损坏接触垫103，需使用适当的蚀刻装置蚀刻掉保护层半开口110中的剩余保护层108。
123.例如，所述多步蚀刻工艺可以是三步蚀刻工艺，形成半导体结构150：首先进行初始蚀刻步骤，用于去除保护层107的初始部分；然后进行中间蚀刻步骤，用于去除保护层107的初始部分下方的的中间部分；以及最终蚀刻步骤，用于去除保护层107的中间部分下方的最终部分。在最终蚀刻步骤中，保护层107的最终部分被低功率激光蚀刻器30或等离子蚀刻器40完全蚀刻掉，而不会损坏接触垫103。
124.参考图5至图9c，使用上所述的两步蚀刻工艺10形成另一半导体结构155。
125.图5是已处理半导体晶圆(也称为已处理晶圆)200的示例性实施例的俯视图的图像和其一部分的简化横截面图。已处理半导体晶圆200可包括半导体晶圆(也称为晶圆)201。半导体晶圆201可是轻掺杂的p型硅晶圆。或者，半导体晶圆201也可是轻掺杂n型硅晶圆。也可采用其他类型的晶圆。例如，晶圆201可以是碳化硅(sic)晶圆、氮化镓(gan)晶圆、砷化镓(gaas)晶圆或磷化铟(inp)晶圆。其他类型的晶圆也可能有用。
126.已处理半导体晶圆200包括多个晶粒(也称为器件)210。晶粒210沿第一方向x布置成行并且沿第二方向y布置成列。锯道或切割线(未示出)在x和y方向上将晶粒210的行和列分开。已处理半导体晶圆200的一部分的截面图可以是晶粒210的简化视图。
127.已处理晶圆200的晶粒210的电路组件(未示出)形成在半导体晶圆201的活性或顶部晶圆面202之上。例如，活性晶圆面202可以是半导体晶圆201的顶部晶圆面。相对的晶圆面203可以被称为晶圆201的非活性或底部晶圆面。电路部件可以使用前端(front-end-of-line(feol))处理形成。
128.在晶圆201的活性晶圆面202上形成具有互连(未示出)的后端(back-end-of-line(beol))电介质堆叠230。例如，beol电介质堆叠230可以覆盖晶粒210。beol电介质堆叠230的互连将电路部件互连。beol电介质堆叠230可以包括多个互连层。例如，可在beol电介质堆叠230的互连级的不同beol电介质层中提供耦合到通孔触点(via contacts)的金属线。beol电介质层可以包括低k介电层、超低k介电层以及氮化镓(gan)和锗(ge)涂层材料。其他类型的电介质或电介质层也可能有用。低k电介质或低k电介质层和超低k电介质或超低k电介质层可以统称为低k电介质或低k电介质层。其他类型的beol电质层也可能有用。
129.beol电介质堆叠230的顶部互连级可以是垫级(pad level)。垫级包括钝化层240，具有晶粒接合垫242，用于提供到电路部件的外部连接。例如，晶粒接合垫242可由铝(al)形成。其他类型的导电材料，例如铜(cu)、镍(ni)、钯(pd)、金(au)、铬(cr)或其组合或合金，例如铝铜(al-cu)合金，也可用于形成晶粒接合垫242。
130.例如，钝化层240可以是钝化叠层。钝化叠层可以包括介电层的组合，例如氧化硅和氮化硅层。其他类型的介电层也可能有用。在一些实施例中，钝化层240可以由单个介电层形成。
131.如图所示，钝化层240包括垫开口(pad opening)248，用于暴露晶粒接合垫242。在一个实施例中，垫开口248小于晶粒接合垫242。例如，钝化层240具有一顶面，其高于晶粒接合垫242的顶面；垫开口248小于晶粒接合垫242。如图所示，钝化层240覆盖了晶粒接合垫242的边缘部分。在一个实施例中，使用传统的掩蔽和蚀刻工艺将垫开口248来图案化。例如，使用例如反应离子蚀刻(reactive ion etching(rie))的各向同性蚀刻(isotropic etching)来蚀刻钝化层240，其采用图案化的光刻胶掩模以形成垫开口248。用于形成垫开口248的其他技术也可以是有用的。
132.已处理晶圆200可以是来自外部供应商的外来已加工晶圆。例如，封装供应商可以从晶圆厂接收已处理晶圆200。已处理晶圆200可由封装供应商进一步处理以形成单独的半导体封装。在一些情况下，已处理晶圆200可由具有封装能力的晶圆制造厂进行进一步处理。
133.图6a至图6c是在已加工半导体晶圆(也称为已加工晶圆)300上的覆盖层350中形成通孔开口(via opening)工艺的实施例。类似于图1至图4e中的保护层107，覆盖层350是另一种类型的绝缘层。特别地，图6a是具有覆盖层350的已加工半导体晶圆300的俯视图的图像和其具有覆盖层350的一部分的简化截面图。而图6b至图6c是具有覆盖层350的已加工半导体晶圆300的一部分的简化截面图。例如，图6a至图6c对应于已加工半导体晶圆300上的晶粒(也称为器件)310。已加工半导体晶圆300可以类似于图5中描述的已处理半导体晶圆200。在此可对共同的元件不进行描述或不描述其细节。
134.参考图6a，例如，已加工半导体晶圆300包括形成在晶圆301的晶圆活性面302上的晶粒310的电路部件(未示出)。相对面303可以是晶圆非活性面。电路部件可以使用前端(feol)处理形成。在晶圆301的晶圆活性面302上形成具有互连(未示出)的后端(beol)电介质堆叠330。beol电介质堆叠330的顶部互连级可以是垫级(pad level,)，其包括具有垫开口(pad opening)348的钝化层340，用于暴露晶粒接合垫342。
135.覆盖层350设置在已加工半导体晶圆300之上，覆盖了beol电介质堆叠330的顶部。例如，覆盖层350形成在已加工半导体晶圆300的beol电介质堆叠330的顶部之上。覆盖层350可由例如封装供应商形成。或者，覆盖层350可由晶圆厂形成。在已加工半导体晶圆300上形成覆盖层350的其他布置也可以是有用的。
136.在一个实施例中，覆盖层350是介电覆盖层(dielectric cover layer)。各种类型的介电材料，例如聚亚酰胺(polyimide)、环氧树脂(epoxy resin)和聚苯并恶唑(pbo)，以及其他类型的介电或绝缘材料或绝缘材料的组合，也可用于形成覆盖层350。
137.在一个实施例中，覆盖层350是具有减振组合物(vibration damping composition)或减振剂(vibration damping agent)的复合覆盖层。复合覆盖层350具有基
底覆盖层，含有填料或颗粒。在一个实施例中，基底覆盖层是有机聚合物基质材料。各种类型的聚合物可用于基底覆盖层。例如，聚合物可以包括热固性塑料或热塑性塑料，例如聚酰亚胺、环氧树脂以及其他类型的聚合物。在一个实施例中，基底覆盖层包括树脂，例如环氧树脂或氰酸酯。优选地，基底覆盖层是低粘度树脂，例如联苯环氧树脂。
138.填料可以是有机材质、无机材质或其的组合。例如，填料可包括二氧化硅(sio2)填料、无定形氧化铝(α-al2o3)填料或其组合。其他类型的非导电填料也可能有用。例如，填料可以是二氧化硅、玻璃珠、沙子或其组合。例如，填料可以是球形填料。填料是具有约0.5
–
12微米(um)或0.5
–
10微米(um)直径的不均匀尺寸的填料。其他尺寸的填料也可能有用，包括纳米尺寸的填料。此外，填料可以具有任何形状。提供不均匀尺寸的填料使覆盖层能够包含更高密度的填料。例如，较小尺寸的填料可以填充较大尺寸的填料之间的间隙。在一实施例中，覆盖层350中填料的浓度为约70-90重量百分比(wt％)。在另一实施例中，覆盖层350中填料的浓度为约80
–
90重量百分比(wt％)。覆盖层350中填料的其他浓度也可以是有用的。
139.在一个实施例中，覆盖层350可进行调节，用于防止在切割期间beol介电堆叠330的破损和碎裂。为其他目的提供覆盖层350也可能是有用的。在一个实施例中，覆盖层350具有杨氏模量和断裂强度，以减少或防止晶圆切割期间的破损和碎裂。在一个实施例中，覆盖层350的杨氏模量是约10,000-25,000兆帕(mpa)、约14,000-25,000兆帕(mpa)、约15,000-25,000兆帕(mpa)、约16,000-25,000兆帕(mpa)、约15,000-20,000兆帕(mpa)或约20,000
–
25,000兆帕(mpa)。覆盖层350的断裂强度它可以是约45-150兆帕(mpa)、约70-150兆帕(mpa)、约70-120兆帕(mpa)、约70-105兆帕(mpa)、约80-120兆帕(mpa)或约90-100兆帕(mpa)。在一实施例中，覆盖层350的热膨胀系数约为6
–
20ppm/℃.。覆盖层350可具有负(-)65
–
正(+)300摄氏度(℃)的区域内具有温度稳定性。
140.在一个实施例中，覆盖层350的厚度t为约10
–
100微米(um)、15-100微米(um)、20-100微米(um)、25-100微米(um)、45-100微米(um)或60-100微米(um)，取决于覆盖层350的厚度t，覆盖层350的厚度公差可以是正负(
±
)1-5微米(um)。提供具有其他厚度t的覆盖层350也可能是有用的。
141.各种技术可用于形成覆盖层350。例如，用于形成覆盖层350的技术可取决于所使用的覆盖层350的类型。在复合覆盖层350的情况下，可以通过压压塑(compression molding)或层压(lamination)形成，例如真空型或滚辊型层压。用于形成复合覆盖层350的其他技术也可以是有用的。例如，复合覆盖层350可以通过旋涂、缝模或印刷、或其他类型的印刷技术形成。
142.在一些实施例中，在形成覆盖层350之前，可以在beol介电质堆叠330的顶部上方形成粘合促进层(未示出)。粘合促进层增强了在beol介电质堆叠330的顶部和随后形成的覆盖层350之间的粘合力。粘合促进层例如可以是如上所述的硅烷。其他类型的粘合促进层也可能有用。
143.参照图6b，开始在已加工半导体晶圆300上的覆盖层350中形成通孔开口的工艺。所示为在beol介电质堆叠330的顶部具有覆盖层350的已加工半导体晶圆300的一部分的横截面图。已加工半导体晶圆300的部分的横截面图例如对应于晶粒310。
144.为了形成通孔开口，采用蚀刻工艺。在一个实施例中，蚀刻工艺是多步蚀刻工艺。在一个实施例中，多步蚀刻工艺包括第一和第二蚀刻工艺。如图所示，第一蚀刻工艺蚀刻覆
盖层350以形成通孔半开口360。例如，第一蚀刻工艺蚀刻复合覆盖层350以形成通孔半开口360。或者，覆盖层350可以是其他类型的绝缘层或介电层。通孔半开口360的位置对应于beol介电质堆叠330顶部的晶粒接合垫342的位置。优选地，选择通孔半开口360的位置，使随后形成的完整通孔开口的底部大约位于晶粒接合垫342的中心位置。
145.在一个实施例中，第一蚀刻工艺是激光蚀刻工艺，例如使用脉冲紫外(uv)激光烧蚀(laser ablation)或钻孔工具(drilling tool)的激光钻孔。例如，使用正常数量的脉冲(p)和正常能量(e)执行激光钻孔。在一个实施例中，正常能量(e)大约在1-2焦耳、1.2-2焦耳、1.4-2焦耳、1.6-2焦耳或1.8-2焦耳的范围内。在优选实施例中，正常能量(e)在1.2-1.5焦耳的范围内。在一个实施例中，脉冲的正常数量(p)大约在5-20个脉冲、7-20个脉冲、9-20个脉冲、11-20个脉冲、13-20个脉冲、15-20个脉冲或17-20个脉冲的范围内。在优选实施例中，正常脉冲数(p)在7-10个脉冲的范围内。通过使用e和p的正常水平，可以更快地形成通孔半开口360。
146.控制第一蚀刻工艺以蚀刻覆盖层350的部分深度而不暴露晶粒接合垫342。在一个实施例中，第一蚀刻工艺将覆盖层350蚀刻到深度d。深度d小于覆盖层350的厚度t。在一个实施例中，深度d大约在覆盖层350的厚度t的5-60％的范围内，在覆盖层350的厚度t的10-60％的范围内，在覆盖层350的厚度t的15-60％的范围内，在覆盖层350的厚度t的20-60％的范围内，在覆盖层350的厚度t的30-60％的范围内，在覆盖层350的厚度t的40-60％的范围内，或者在覆盖层350的厚度t的50-60％的范围内。在优选实施例中，深度d大约在覆盖层350的厚度t的10-20％的范围内。留下覆盖层350的剩余部分，用于覆盖晶粒接合垫342。覆盖晶粒接合垫342的覆盖层350的剩余部分具有平整厚度r，其大约在1-8微米(um)、2-8微米(um)、3-8微米(um)、4-8微米(um)、5-8微米(um)、6-8微米(um)或7-8微米(um)的范围内。在优选实施例中，覆盖层350的剩余部分的平整厚度r约为2微米(um)。保留在晶粒接合垫342上方的覆盖层350形成通孔半开口360的底面368。通孔半开口360的底面368形成了覆盖在晶粒接合垫342的覆盖层350的剩余部分的顶部。其他深度d也可能有用。优选地，深度d被选择为使得第一蚀刻工艺不暴露晶粒接合垫342。例如，覆盖层350的至少一部分保留在晶粒接合垫342之上。
147.在一个实施例中，通孔半开口360可以是圆形开口。也可以形成其他形状的开口。例如，通孔半开口360的形状可取决于设计要求。如图所示，通孔半开口360具有倾斜侧壁362，从覆盖层350的顶部向通孔半开口360的底部向内逐渐变窄。在一个实施例中，第一蚀刻工艺产生激光钻孔或激光蚀刻的一通孔半开口侧壁362。通孔半开口侧壁362可以称为通孔开口上侧壁，其通过第一蚀刻工艺形成。
148.在一个实施例中，如图6c所示，第二蚀刻工艺去除晶粒接合垫342上方的覆盖层350的剩余部分。例如，第二蚀刻工艺在覆盖层350中形成通孔开口370，暴露晶粒接合垫342。在一个实施例中，第二蚀刻工艺是激光蚀刻工艺。使用低p和e执行第二蚀刻工艺。低p具有比正常p更少的脉冲(低p《正常p)，且低e的能量低于正常e(低e《正常e)。使用低p和低e的第二蚀刻工艺避免损坏晶粒接合垫342。低e可以大约在0.3-0.6焦耳、0.4-0.6焦耳或0.3-0.5焦耳的范围内。在优选实施例中，低e在0.3-0.4焦耳的范围内。在另一个优选实施例中，低e在0.5-0.6焦耳的范围内。低p由深度d和低e的值决定。例如，当低设置为0.3
–
0.4焦耳时，可以用一个脉冲去除1微米(um)的深度d；而当低e设置为0.5
–
0.6焦耳时，可以用一
个脉冲去除1.3微米(um)的深度d。避免损坏晶粒接合垫342的低p和低e的其他值也可以是有用的。优选地，选择低p和低e以在不损坏晶粒接合垫342的情况下尽可能快地去除覆盖层350的剩余部分。
149.在一个实施例中，通孔开口下侧壁364从通孔开口上侧壁362延续。如图所示，通孔开口上侧壁362和通孔开口下侧壁364形成通孔开口370的锥形通孔开口侧壁。在一个实施例中，第二蚀刻工艺产生激光钻孔或激光蚀刻而形成通孔开口下侧壁364。
150.在覆盖层350中形成通孔开口370之后，该工艺可以继续。例如，该工艺可以继续直到已加工半导体晶圆300被分割成单独的晶粒310并被封装以形成封装晶粒。
151.图7a至图7b是已加工晶圆400的一部分的简化截面图，示出了用于在已加工晶圆400上的覆盖层450中形成通孔开口的工艺的另一个实施例。已加工晶圆400的部分对应于一个晶粒接合垫442。当然，应当理解，已加工晶圆300包括多个晶粒310的多个晶粒接合垫342。具有覆盖层450的已加工晶圆400及加工工艺类似于图5和图6a至图6c中所描述的。在此可不描述共同元素或其细节。
152.参考图7a，第一蚀刻工艺在beol介电质堆叠430的顶部之上的覆盖层450中形成通孔半开口460。如图所示，beol介电质堆叠430的顶部包括钝化层444，其具有垫开口(pad opening)448以暴露晶粒接合垫442。
153.在一个实施例中，第一蚀刻工艺是使用脉冲紫外(uv)激光烧蚀或钻孔工具的激光蚀刻工艺。第一蚀刻工艺采用正常p和正常e蚀刻覆盖层450以形成通孔半开口460。第一蚀刻工艺是受控蚀刻，其将覆盖层450蚀刻到深度d。深度d小于覆盖层450的厚度t。第一蚀刻工艺在晶粒接合垫342上方留下具有平整厚度r的覆盖层450的剩余部分。
154.在一个实施例中，通孔半开口460可以是圆形的。也可以形成其他形状。在一个实施例中，第一蚀刻工艺形成具有倾斜侧壁462的通孔半开口460。通孔半开口460的倾斜侧壁462可以被称为通孔开口上侧壁。晶粒接合垫442上方的剩余覆盖层形成通孔半开口460的底面。
155.在图7b中，执行第二蚀刻工艺。在一个实施例中，第二蚀刻工艺是等离子蚀刻。等离子蚀刻去除覆盖层450的剩余部分以暴露晶粒接合垫442。例如，第二蚀刻工艺完成通孔开口470的形成工艺，使晶粒接合垫442从中暴露。在一个实施例中，第二蚀刻工艺所形成的通孔开口470具有倾斜侧壁。例如，通孔开口上侧壁462(通过第一蚀刻工艺形成)和通孔开口下侧壁464(通过第二蚀刻工艺形成)是倾斜的，从覆盖层450的顶部到覆盖层450的底部向内逐渐变窄。在一个实施例中，通孔开口上侧壁462是激光蚀刻侧壁，通孔开口下侧壁464是等离子蚀刻侧壁。通过采用等离子蚀刻作为第二蚀刻工艺，避免了对晶粒接合垫442的损坏。
156.在一个实施例中，在去除晶粒接合垫442上方的剩余部分的同时，等离子蚀刻还去除覆盖层450的顶面。例如，覆盖层450的厚度t的减小是第二次蚀刻的结果。由于晶粒接合垫442上方的剩余部分具有平整厚度r，因此覆盖层450的顶面也减少了约等于r的厚度。因此，覆盖层350的初始厚度ti需要将由于第二次蚀刻工艺造成的损失考虑在内。例如，覆盖层450的厚度t可以增加r(t＝ti+r)。此外，等离子蚀刻也会在通孔开口370的顶部造成一些侵蚀356。例如，由于侵蚀356，覆盖层350的顶面和通孔开口上侧壁362之间的界面可能不是尖角。
157.在其他实施例中，在等离子蚀刻期间，覆盖层450的顶表面减小的厚度大于r。例如，在等离子蚀刻期间，覆盖层450的顶面比r减少了约多20％的厚度。
158.在覆盖层450中形成通孔开口470之后，该工艺可以继续。例如，该工艺可以继续直到已加工晶圆400被分割成单独的晶粒410并且被封装以形成封装晶粒。
159.图8a至图8d是在已加工晶圆500之上的覆盖层550中形成通孔开口570的工艺的又一个实施例。特别地，图8a是已加工晶圆500的俯视图的图像，其中掩模层590覆盖在覆盖层550上方，以及已加工晶圆500的一部分的简化横截面图，其中掩模层590覆盖在覆盖层550之上。图8b至图8d是具有覆盖层550的已加工晶圆500的部分的简化横截面图。例如，横截面图对应于已加工晶圆500上的晶粒510。所述工艺和具有覆盖层550的已加工晶圆500类似于图5、图6a至图6c和图7a至图7b。在此可不描述共同元素或其详情。
160.参考图8a，例如，已加工晶圆500包括形成在晶圆501的有晶圆活性面502上的晶粒510的电路组件(未示出)。相对面503可以是晶圆非活性面。具有互连(未示出)的后端(beol)电介质堆叠530形成在具有电路部件的晶圆501的晶圆活性面502之上。beol电介质堆叠530的顶部互连层是具有钝化层540的垫级(pad level)，其具有垫开口548，用于暴露晶粒接合垫542，以提供到电路组件的外部连接。
161.覆盖层550形成在beol电介质堆叠530的顶部之上，用于覆盖具有垫开口548的钝化层540和晶粒接合垫542。在一个实施例中，覆盖层550是介电覆盖层。在一个实施例中，覆盖层550是具有基底覆盖层和填料的复合覆盖层。其他类型的介电覆盖层也可能有用。
162.在一个实施例中，可调整覆盖层550以防止在切割期间beol介电质堆叠530中产生破损和碎裂。在一个实施例中，选择杨氏模量和断裂强度以减少或防止晶圆分割过程中的破损和碎裂。覆盖层550的杨氏模量约为10,000-25,000兆帕(mpa)、约14,000-25,000兆帕mpa、约15,000-25,000兆帕(mpa)、约16,000-25,000兆帕(mpa)、约15,000-20,000兆帕(mpa)或约20,000
–
25,000兆帕(mpa)。覆盖层550的断裂强度可以是约45-150兆帕(mpa)、约70-150兆帕(mpa)、约70-120兆帕(mpa)、约70-105兆帕(mpa)、约80-120兆帕(mpa)或约90-100兆帕(mpa)。在一实施例中，覆盖层550的热膨胀系数约为6-20ppm/℃。覆盖层550的温度稳定性可以是在负(-)65
–
正(+)300摄氏度(℃)之间。
163.覆盖层550具有厚度t。在一个实施例中，厚度t为约10
–
100微米(um)、15-100微米(um)、20-100微米(um)、25-100微米(um)、45-100微米(um)或60-100微米(um)。覆盖层550的厚度公差可以是正负(
±
)1-5微米(um)。提供具有其他厚度的覆盖层550也可能是有用的。
164.各种技术可用于形成覆盖层550。在一个实施例中，覆盖层550通过压塑(compression molding)或层压(lamination)而形成，例如真空型或滚辊型层压。其他技术，例如旋涂、缝模或印刷，也可能有用。在形成覆盖层550之前，可以在beol电介质堆叠530的顶部上方形成粘合促进层(未示出)以增强beol电介质堆叠530和随后形成的覆盖层550之间的界面处的结合力。
165.在一个实施例中，掩模层590形成在覆盖层550上方。例如，掩模层590形成在覆盖层550的顶部。覆盖层550是用于在覆盖层550中形成通孔开口570的蚀刻掩模。从而将晶粒接合垫542暴露。可以使用各种类型的层级来形成覆盖层550。例如，掩模层590可以是金属掩模层或非金属掩模层。此外，掩膜层590可以是单个掩膜层或具有多个掩膜层的掩膜叠层。掩膜叠层可包括金属层、非金属层或其组合。掩模层590的其他布置也可以是有用的。在
一实施例中，掩模层590由铜(cu)、钛(ti)、镍(ni)合金或其组合形成。
166.可以采用各种技术，例如溅射、电镀、层压或其组合来形成掩模层590。也可以采用其他技术来形成掩模层590。所采用的技术可以例如取决于形成的掩膜层的类型。掩模层590的厚度可以大约在0.3-1微米(um)、0.5-1微米(um)、0.7-1微米(um)或0.9-1微米(um)的范围内。在优选实施例中，掩模层590的厚度约为0.6微米。提供具有其他厚度的掩模层也可能是有用的。
167.在图8b中，第一蚀刻工艺在掩模层590和覆盖层550中形成通孔半开口560。在一个实施例中，第一蚀刻工艺是激光蚀刻工艺，使用脉冲紫外(uv)激光烧蚀(laser ablation)或钻孔工具(drilling tool)。第一蚀刻工艺采用正常p和正常e蚀刻掩模层590和覆盖层550以形成通孔半开口560。第一蚀刻工艺是受控蚀刻，其将覆盖层550蚀刻到深度d。深度d小于覆盖层550的厚度t。第一蚀刻工艺在晶粒接合垫542上方留下具有平整厚度r的覆盖层550的剩余部分。通孔半开口560延伸穿过掩模层590和覆盖层550的一部分。
168.通孔半开口560可以是圆形的，也可以形成其他形状。在一个实施例中，第一蚀刻工艺形成具有倾斜侧壁562的通孔半开口560。通孔半开口560的倾斜侧壁562可以被称为通孔开口上侧壁。晶粒接合垫上方的剩余覆盖层形成通孔半开口560的底面。
169.如图8c所示，执行第二蚀刻工艺以去除覆盖层550的剩余部分，从而将晶粒接合垫542暴露。例如，第二蚀刻工艺完成通孔开口570工艺，从而将晶粒接合垫542暴露。在一个实施例中，第二蚀刻工艺是等离子蚀刻。
170.在一个实施例中，第二蚀刻工艺形成具有倾斜侧壁的通孔开口570。例如，通孔开口上侧壁562(通过第一蚀刻工艺形成)和通孔开口下侧壁564(通过第二蚀刻工艺形成)是倾斜的，从掩模层590的顶部到覆盖层550的底部向内逐渐变窄。在一个实施例中，通孔开口上侧壁562是激光蚀刻侧壁，通孔开口下侧壁564是等离子蚀刻侧壁。
171.通过将等离子蚀刻用于第二蚀刻工艺，避免了对晶粒接合垫542的损坏。此外，掩模层590保护覆盖层550的顶面不被蚀刻。这避免了需要增加覆盖层550的初始厚度。此外，掩模层590保留了覆盖层550的顶面和通孔开口570的通孔开口上侧壁562之间的尖角。
172.参照图8d，去除掩模层590，暴露覆盖层550的顶面。可以采用各种技术来去除掩模层590。例如，掩模层590可以通过机械过程、化学过程或其组合而去除。用于去除掩模层590的其他技术也可以是有用的。
173.在去除掩模层590之后，该工艺可以继续。例如，该工艺可以继续直到已加工晶圆500被分割成单独的晶粒510并被封装以形成封装晶粒。
174.图9a至图9c是已加工晶圆600的一部分的简化截面图，示出了使用掩模层690在已加工晶圆600之上的覆盖层650中形成通孔开口的工艺的又一实施例。已加工晶圆600的部分对应于一个晶粒接合垫642。当然，可以理解，已加工晶圆600包括多个晶粒610的多个晶粒接合垫642。具有覆盖层650的已加工晶圆600及其工艺类似于图5、图6a至图6c、图7a至图7b和图8a至图8d。在此可不描述共同元素或其详情。
175.在图9a中，在已加工晶圆600上执行第一蚀刻工艺，在覆盖层650上具有掩模层690，覆盖层650位于beol介电质堆叠630之上，其具有包括垫开口和晶粒接合垫642的钝化层644。第一蚀刻工艺形成穿过掩模层690和部分穿过覆盖层650的通孔半开口660。在一个实施例中，第一蚀刻工艺是激光蚀刻工艺，使用脉冲紫外(uv)激光烧蚀(laser ablation)
或钻孔工具(drilling tool)。第一蚀刻工艺采用正常p和正常e蚀刻掩模层690和覆盖层650以形成通孔半开口660。第一蚀刻工艺是受控蚀刻，其将覆盖层650蚀刻到深度d。深度d小于覆盖层650的厚度t。第一蚀刻工艺在晶粒接合垫642上方留下具有平整厚度r的覆盖层650的剩余部分。
176.在一个实施例中，通孔半开口660可以是圆形的。也可以形成其他形状。在一个实施例中，第一蚀刻工艺形成具有倾斜侧壁662的通孔半开口660。通孔半开口660的倾斜侧壁662可以被称为通孔开口上侧壁。晶粒接合垫642上方的剩余覆盖层形成通孔半开口660的底面。
177.参考图9b，执行第二蚀刻工艺以去除覆盖层650的剩余部分以暴露晶粒接合垫642。例如，第二蚀刻工艺完成形成通孔开口670的工艺，从而将晶粒接合垫642暴露。在一个实施例中，第二蚀刻工艺是使用低p和低e的激光蚀刻。
178.如图9c所示，掩模层690被去除。去除掩模层690而暴露覆盖层650的顶面。可以采用各种技术来去除掩模层690。例如，可以通过机械工艺、化学工艺或其组合来去除掩模层690。用于去除掩模层的其他技术也可能有用。
179.在去除掩模层690之后，该工艺可以继续。例如，该工艺可以继续直到已加工晶圆600被分割成单独的晶粒610并且被封装以形成封装晶粒。
180.图10是根据本公开的示例性实施例的另一两步蚀刻工艺11的流程图。图11a至图13d是按照图10中的流程图，用两步蚀刻工艺11制作晶粒结构152的示意图。
181.两步蚀刻工艺11类似于两步蚀刻工艺10，除了提供晶粒113的步骤s1，例如通过将晶圆100分割成晶粒113；而两步蚀刻工艺11的以下步骤s3至s5、s3'至s6'和s3”至s7”与两步蚀刻工艺10中的类似。因此，在此使用相同的附图标记用于描述与两步蚀刻工艺10中相同或相似的特征。
182.图11a至图11d是使用图10中的两步蚀刻工艺11制造晶粒结构152的示意图。
183.步骤s1：提供晶粒113。参考图11a，沿锯线切割具有晶圆活性面1001和晶圆非活性面(也称为晶圆背面)1002的晶圆100，形成晶粒113。晶粒113具有晶粒活性面1131及晶粒背面1132。此外，晶粒113在晶粒活性面1131上具有一或多个接触垫(例如图11a中所示的两个接触垫)103，用于引导电气连接。可将晶粒113拾取并放置在一面板(未示出)上，以便于进行后续的面板级工艺。
184.步骤s2：将保护层107施加到晶粒113的晶粒活性面1131之上。参见图11b。具有平整厚度t的保护层107被施加到晶粒活性面1131之上，并覆盖接触垫103。由于晶粒113尺寸较小，保护层107可不具有如图2c中描述的弧形厚t'。因此，与晶圆级的两步蚀刻工艺10相比，两步蚀刻工艺11可对保护层107的进行更简单和更好的控制。
185.粘合促进层101(未示出)也可以在分割之后施加在晶粒活性面1131和保护层107之间。或者，可在图11a所示的分割之前将粘附促进层101施加到晶圆活性面1001之上，然后与晶圆100一起切割以形成具有粘附促进层101的晶粒113。
186.两步蚀刻工艺11的步骤s3至s5与上述两步蚀刻工艺10类似，不同之处在于：两步蚀刻工艺10是在晶圆级进行的；而两步蚀刻工艺11是在晶粒级或面板级(如果放置在面板上)进行的。参考图11c，第一蚀刻步骤12是使用高功率激光蚀刻器20去除保护层107对应于的接触垫103的顶部107a，并在保护层107中形成保护层半开口110。剩余保护层108留在保
护层半开口110中，并仍然覆盖接触垫103。请参考图11d，然后使用低功率激光蚀刻器30或等离子蚀刻装置40进行第二蚀刻步骤14，用于去除剩余保护层108并形成保护层开口109，用于从保护层107中将接触垫103暴露。特别地，接触垫103在第二蚀刻工艺14中不会被损坏。如果采用低功率激光蚀刻器30，可能需要额外的步骤s5去除保护层开口109中的保护层残留物112，类似于图2i。
187.图12a至图12d是使用图10中的两步蚀刻工艺11来制造晶粒结构152的示意图。
188.如图12a和图12b所示，步骤s1和s2以如上相同的方式进行；而步骤s3’至s6’的执行与两步蚀刻工艺10中的描述类似，不同之处在于两步蚀刻工艺11是在晶粒级或面板级进行。
189.参照图12b，与图3c类似，具有厚度mt的掩模层114被施加到保护层107之上。参考图12c，利用高功率激光蚀刻器20进行第一蚀刻步骤12，在保护层107中形成保护层半开口110，并将掩膜层114蚀刻为具有掩膜层开口115的图案化掩膜层116。参考图12d，然后使用低功率激光蚀刻器30或等离子蚀刻器40进行第二蚀刻步骤14，以去除剩余保护层108而形成保护层开口109，并使接触垫103从保护层107中暴露。尤其是在第二次蚀刻工艺14中，接触垫103不会被损坏。如果采用低功率激光蚀刻器30，可能需要额外的步骤s5去除保护层开口109中的保护层残留物112，类似于图2i。
190.图13a至图13d是使用图10中的两步蚀刻工艺11制造晶粒结构152的示意图。
191.步骤s1和s2以与图12a和图12b所示的相同方式进行；而步骤s3’至s6’的执行与两步蚀刻工艺10中的描述类似，不同之处在于两步蚀刻工艺11是在晶粒级或面板级进行。
192.参照图13b，类似于图4d，具有厚度mt的图案化掩模层116被施加到保护层107之上。参考图13c，进行第一蚀刻步骤12，利用高功率激光蚀刻器20通过图案化掩膜层116的掩膜层开口115，在保护层107中形成保护层半开口110。参照图13d，接着使用低功率激光蚀刻器30或等离子蚀刻器40进行第二蚀刻步骤14，以去除剩余保护层108并形成保护层开口109，将接触垫103从保护层107中暴露。尤其是在第二次刻蚀工艺14中，接触垫103不会被损坏。如果采用低功率激光刻蚀器30，可能需要额外的步骤s5去除保护层开口109中的保护层残留物112，类似于图2i。
193.两步蚀刻工艺10和两步蚀刻工艺11具有各自的优点。在晶圆级进行的两步蚀刻工艺10可以同时处理多个晶粒113，从而有利地提高生产晶粒结构152的生产率；而对各个晶粒113进行的两步蚀刻工艺11在步骤s2中具有更好的控制，以更均匀地在晶粒活性面1131上施加保护层107。此外，可通过将多个晶粒113放置在面板上再进行两步蚀刻工艺11，从而通过面板级工艺对多个晶粒113同时进行处理，如此也可提高用于生产晶粒结构152的生产率。
194.在不脱离本公开的精神或本质特征的情况下，本公开可以其他具体形式实施。因此，前述实施例在所有方面都被认为是说明性的，而不是用于限制本发明。因此，本发明的范围由所附权利要求而非前述说明所述，并且在权利要求的含义和范围内的所有变化都包含在本公开之中。