无带引线框封装件和集成电路封装件的制作方法

文档序号:28776852发布日期:2022-02-08 09:48阅读:76来源:国知局
无带引线框封装件和集成电路封装件的制作方法

1.本实用新型总体上涉及集成电路封装件,并且具体地涉及利用支持暴露的集成电路管芯的无带(tapeless)引线框封装件的集成电路封装件。


背景技术:

2.集成电路封装件包括引线框、安装到引线框的管芯焊盘并且被电连接到引线框的引线的集成电路管芯、以及围绕集成电路管芯来提供一定水平的物理保护的包封体。本领域已知有若干类型的引线框。特别令人感兴趣的是被用于制造四方扁平无引线(qfn)集成电路封装件的引线框。在该配置中,引线框的引线不延伸超出包封体的外周。支撑集成电路管芯的管芯焊盘可以具有或可以不具有从包封体暴露的表面(即,与集成电路管芯被安装的表面相对)。
3.在许多应用中,集成电路管芯从包封体暴露很重要。例如,如果集成电路管芯包括诸如光学传感器的环境传感器,则该传感器不能被包封体的通常不透明材料覆盖。然而,在qfn集成电路封装件中提供集成电路管芯的暴露是一个挑战。图1a示出了qfn集成电路封装件10的截面图,其包括具有管芯焊盘14和引线16的引线框12、粘附地安装到管芯焊盘14的上表面的光学集成电路管芯18、从集成电路管芯18的前侧上的键合焊盘延伸到引线16的键合线20。例如由玻璃材料制成的保护(钝化)层28在集成电路管芯18的前侧之上延伸,其中保护层28覆盖光学传感器26并且包括将集成电路管芯18前侧上的键合焊盘暴露来支持键合线连接的开口。包封体22围绕集成电路管芯。开口24从包封体22的前侧延伸到包封体22中,以暴露光学传感器26的位置。图1b和图1c分别示出了qfn集成电路封装件10的等距前侧和后侧视图。
4.图1a-图1c中示出了关于封装件解决方案的若干问题。包封体22在传递模制工艺中形成,其中模制工具包括在开口24形成的位置处的弹簧加载插入件。该弹簧加载插入件产生管芯裂纹。附加地,模具溢料可能形成在管芯的暴露面积上并且至少部分地覆盖光学传感器26。由于键合线的存在,制造工艺还引入了对封装件厚度的限制。制造过程也很昂贵,因为它需要专用且昂贵的模制工具、使用脱模薄膜以及借助键合线工艺将管芯电连接到引线。
5.本领域需要解决上述问题。


技术实现要素:

6.鉴于上述问题,本实用新型旨在提供一种无带引线框封装件。
7.根据本公开的一个或多个方面,提供了一种无带引线框封装件,包括:基底层,具有第一侧和第二侧;第一突起,在第一侧处从基底层延伸;第二突起,在第一侧处从基底层延伸;第一镀层,位于第一侧处,第一镀层具有第一图案,第一图案限定了第一突起的尺寸和形状以及第二突起的尺寸和形状;以及第二镀层,位于第二侧处,第二层具有第二图案;其中第一镀层的第一图案与第二镀层的第二图案相同并且彼此对准。
8.在一个或多个实施例中,第一镀层的第一图案形成蚀刻掩模。
9.在一个或多个实施例中,第二镀层的第二图案形成蚀刻掩模。
10.在一个或多个实施例中,无带引线框封装件还包括在第一突起的顶表面和第二突起的顶表面上的导电涂层材料。
11.在一个或多个实施例中,第二突起具有环形形状,并且其中第一突起被定位成偏离环形形状的外周边。
12.在一个或多个实施例中,无带引线框封装件还包括多个第二突起,其中多个第二突起以围绕第一突起的环形形状的规则图案而被布置。
13.根据本公开的一个或多个方面,提供了一种集成电路封装件,包括:无带引线框,包括环形管芯支撑件以及多个引线,多个引线以围绕环形管芯支撑件的规则图案而被布置;其中环形管芯支撑件围绕由环形管芯支撑件的内周边界定的开放区域;集成电路管芯,以倒装芯片定向而被安装到无带引线框,其中集成电路管芯的前侧面向无带引线框的第一侧;电气附接件和机械附接件,位于集成电路管芯的键合焊盘与多个引线中的对应引线之间;机械附接件,位于环形管芯支撑件与集成电路管芯的前侧之间,其中集成电路管芯包括环境传感器,并且其中环形管芯支撑件的开放区域与环境传感器对准;以及包封块,在不覆盖开放区域的情况下,将集成电路管芯、多个引线和环形管芯支撑件包封。
14.在一个或多个实施例中,集成电路封装件还包括:位于环形管芯支撑件和多个引线的顶表面上的第一镀层;其中机械附接件与环形管芯支撑件上的第一镀层接触;以及其中电气附接件和机械附接件与多个引线上的第一镀层接触。
15.在一个或多个实施例中,集成电路封装件还包括在环形管芯支撑件和多个引线的底表面上的第二镀层。
16.在一个或多个实施例中,电气附接件和机械附接件由固化的导电烧结材料提供。
17.在一个或多个实施例中,机械附接件由固化的导电烧结材料提供。
18.在一个或多个实施例中,集成电路管芯在集成电路管芯的前侧处包括保护层,其中保护层在集合焊盘处包括开口,并且其中机械附接件在保护层与环形管芯支撑件之间制成。
19.在一个或多个实施例中,环境传感器是光学传感器。
20.通过使用根据本公开的实施例,可以至少解决前述问题的至少一部分,并实现相应的效果,例如以经济和简洁的方式从包封体暴露集成电路管芯,并且使得其免受蚀刻剂的影响。
附图说明
21.为了更好地理解实施例,现在将仅通过示例的方式来参考附图,其中:
22.图1a是本领域已知的四方扁平无引线(qfn)集成电路封装件的截面图;
23.图1b和图1c是图1a的qfn集成电路封装件的等距视图;
24.图2a是qfn集成电路封装件的截面图;
25.图2b和图2c是图2a的qfn集成电路封装件的等距视图;
26.图3a是裸露无带引线框封装件的截面图;
27.图3b是图3a的裸露无带引线框封装件的等距视图;
28.图4a是具有导电烧结材料涂层的裸露无带引线框封装件的截面图;
29.图4b是图4a的裸露无带引线框封装件的等距视图;
30.图5a是示出了集成电路管芯到无带引线框封装件的附接件的截面图;
31.图5b是图5a中所示结构的等距视图;
32.图6a是示出了集成电路管芯的包封与无带引线框封装件的附接件的截面图;
33.图6b-图6c是图6a所示结构的等距视图;以及
34.图7a-图7e图示了用于制造多个集成电路封装件的过程步骤序列。
具体实施方式
35.在一个实施例中,方法包括:蚀刻无带引线框封装件的第一侧,以形成从基底层延伸的第一突起和第二突起;以倒装芯片定向来安装集成电路管芯,其中集成电路管芯的前侧面向无带引线框封装件的第一侧,其中安装包括将集成电路管芯的键合焊盘电气地和机械地附接到第一突起并且将集成电路管芯的前侧机械地附接到第二突起;利用包封材料来包封集成电路管芯以及第一突起和第二突起;以及蚀刻无带引线框封装件的第二侧,来去除基底层的部分并且从第一突起限定用于引线框的引线,并且还从第二突起限定用于引线框的管芯支撑件。
36.在一个实施例中,无带引线框封装件包括:基底层,具有第一侧和第二侧;第一突起,在第一侧处从基底层延伸;第二突起,在第一侧处从基底层延伸;第一镀层,位于第一侧处,所述第一镀层具有第一图案,该第一图案限定第一突起的尺寸和形状以及第二突起的尺寸和形状;以及第二镀层,位于第二侧处,第二层具有第二图案;其中第一镀层的第一图案与第二镀层的第二图案相同并且彼此对准。
37.在一个实施例中,集成电路封装件包括:无带引线框,其包括环形管芯支撑件以及多个引线,多个引线以围绕环形管芯支撑件的规则图案而被布置,其中环形管芯支撑件围绕由环形管芯支撑件的内周边界定的开放区域;集成电路管芯,以倒装芯片定向而被安装到无带引线框,其中集成电路管芯的前侧面向无带引线框的第一侧;电气和机械附接件,位于集成电路管芯的键合焊盘与多个引线中的对应引线之间;机械附接件,位于集成电路管芯的前侧与环形管芯支撑件之间,其中集成电路管芯包括环境传感器,并且其中环形管芯支撑件的开放区域与环境传感器对准;以及包封块,在不覆盖开放区域的情况下,将集成电路管芯、多个引线和环形管芯支撑件包封。
38.现在参考图2a,图2a示出了qfn集成电路封装件100的截面图,qfn集成电路封装件100包括:具有中空管芯环114和多个引线116的引线框112;以“倒装芯片(flip chip)”配置而被安装到管芯环114的上表面的集成电路管芯118,其中在集成电路管芯118的前侧上的键合焊盘面向引线框112;以及从集成电路管芯118的前侧上的键合焊盘延伸到多个引线116的键合柱120。例如由玻璃材料制成的保护(钝化)层128在集成电路管芯118的前侧之上延伸,其中保护层128包括开口,开口暴露集成电路管芯118的前侧上的键合焊盘来支持键合柱120的连接。包封体122围绕集成电路管芯。由中空管芯环114的内周边限定(即,被管芯环围绕)的开口124从封装件的背侧延伸,以暴露环境传感器(诸如例如,集成电路管芯118的光学传感器126或压力传感器)的位置。管芯环114提供用于将集成电路管芯118支撑和安装到引线框112的结构。图2b和图2c分别示出了qfn集成电路封装件110的等距前侧和背侧
视图。
39.图3a到图6c示出了制造如图2a-图2c中所示的qfn集成电路封装件100的过程中的步骤。
40.现在参考图3a,图3a示出了在第一侧202上被蚀刻以形成环形突起204以及从基底层205垂直延伸的多个引线突起206之后,裸露无带引线框封装件112’的截面图。多个引线突起206以围绕环形突起204的规则图案而被布置(规则图案包括例如阵列图案,在突起之间提供规则节距和/或提供经布置的突起组)。因此,环形突起204具有环形形状,环形形状具有外周边和内周边,并且多个引线突起206在环外部,被定位在偏离外周边的一定距离处。环形突起204和多个引线突起206的顶表面与基底层205具有相同的高度偏移。第一镀层208被提供在环形突起204的顶表面和多个引线突起206的顶表面上,其中该镀层208已被图案化来限定环形突起204和多个引线突起206的尺寸和形状,并且还被用作与第一侧202的选择性蚀刻相关的掩模。第二镀层210被提供在裸露无带引线框封装件112’的第二侧212上。应注意,该第二镀层210被相同地图案化并且被定位为与第一镀层208对准,以包括环形部分214(与镀层208限定环形突起204的部分对准并具有相同的尺寸和形状)和多个引线部分216(与镀层208限定多个引线突起206的部分对准并具有相同的尺寸和形状)。图3b示出了图3a的裸露无带引线框封装的等距前侧(即,第一侧)视图。
41.导电烧结材料220被沉积为与环形突起204和多个引线突起206顶部上的镀层208接触。该过程步骤的结果在图4a的截面图以及图4b的等距视图中示出。
42.接着,集成电路管芯118被安装到无带引线框封装件112’。该过程步骤的结果被示出在图5a的截面视图和图5b的等距视图中。
43.集成电路管芯118包括背侧222和前侧224。集成电路管芯118的半导体衬底226在集成电路管芯118的背侧210处具有后表面并且具有提供集成电路的前表面,这些集成电路包括环境(例如,光学)传感器126。衬底226的前表面之上的互连层228包括用于将衬底226上的集成电路互连的布线连接(未明确示出)并且还包括用于支持外部电连接的键合焊盘230。例如由玻璃材料制成的保护(钝化)层128被安装到互连层228。层128的前表面限定了集成电路管芯118的前侧224。开口被包括在保护层128中,以暴露键合焊盘230。
44.集成电路管芯118以“倒装芯片”配置被安装到无带引线框封装件112’,其中集成电路管芯118的前侧224面向裸露无带引线框封装件112’的第一侧202。具体地,集成电路管芯118利用键合焊盘230来布置,键合焊盘230与多个引线突起206对准。每个键合焊盘230与对应引线突起206的镀层208之间插入的导电烧结材料220在固化之后,形成键合柱120,键合柱120在集成电路管芯118与无带引线框封装件112’之间提供电气和机械互连件。此外,在层128的前表面与环形突起204的镀层208之间插入的导电烧结材料220在固化之后形成安装附接件234,安装附接件234在集成电路管芯118与无带引线框封装件112’之间提供机械互连件(也可以支持电连接)。这将开放区域238有效地密封,开放区域238由环形突起204以及基底层205与环境(光学)传感器126的位置对准的一部分来界定。环形突起204支持将集成电路管芯118安装到引线框。应注意,保护层128将在管芯附接到无带引线框封装件112’期间,保护管芯的集成电路,特别是环境(光学)传感器免受导电烧结材料220的影响。
45.接着,传递模制过程被执行以将集成电路管芯118和无带引线框封装件112’嵌入在包封体122中。该过程步骤的结果分别在图6a的截面图和图6b和图6c的等距前视图和后
视图中示出。图5a-图5b中所示的结构被插入到模具腔内并且包封材料(诸如不透明环氧树脂)被注入到模具腔中。包封材料将围绕集成电路管芯118并填充引线突起206之间以及环形突起204与引线突起206之间的任何开放空间。应注意,由于开放区域238被密封,因此包封材料不会流入开放区域,并且环境(光学)传感器126被保护免于被包封剂无意地覆盖。通过传递模制过程生产的经包封的结构然后从模具中被移除。
46.接着,蚀刻在无带引线框封装件112’的第二侧212处被执行。除了基底层205中的、由第二镀层210的环形部分214和多个引线部分216保护的那些部分之外,该蚀刻去除了所有基底层205,以形成引线框112的管芯环114和引线116。蚀刻在基底层205的不期望部分被去除并且包封体122被到达时终止。基底层205的蚀刻使得开放区域238解封并暴露环境(光学)传感器126。管芯环114用作用于将集成电路管芯安装到引线框112的管芯支撑结构。将注意到,保护层128将保护管芯的集成电路,特别是环境(光学)传感器,免受用于蚀刻基底层205的不期望部分的蚀刻剂的影响。该过程步骤的结果分别在图2a的截面图和图2b和图2c的等距前视图和后视图中示出。
47.应当理解,制造过程通常在大规模基础上执行。这在图7a-图7e中示出。图7a对应于图3a中所示的过程步骤,不同之处在于示出了更大范围的裸露无带引线框封装件112’(在该特定图示中,示出了引线框的两个区段300a和300b)。图7b对应于图5a中所示的过程步骤,其中集成电路管芯118被安装在无带引线框封装件112’的每个区段300a、300b中。图7c对应于图6a所示的过程步骤。应注意,传递模制操作在如图7b所示的整个结构上执行。图7d对应于在无带引线框封装件112’的第二侧212上执行蚀刻的步骤。在从模具中移除之后,如图7c所示,该蚀刻在整个结构上执行。为了形成单独的集成电路封装件,切单操作然后通过沿着穿过包封体122的线302切割来执行。切单操作的结果连同单独的集成电路封装件304的产生在图7e中示出。
48.虽然已在附图和前面的描述中详细图示和描述了本实用新型,但是这样的图示和描述被认为是例示性的或示例性的而不是限制性的;本实用新型不限于所公开的实施例。通过研究附图、公开内容和所附权利要求,本领域技术人员在实践所要求保护的本实用新型时,可以理解和实现对所公开的实施例的其他变化。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1