专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及半导体集成电路，特别涉及改善实现预定功能的多个集成电路块的功能动作测试效率的半导体集成电路。
近年来，由于半导体集成电路大规模化的进步，因而在半导体集成电路中可以按多种装载方式装载实现各种功能的集成电路块。这些集成电路块相互连接，实现作为一个半导体集成电路的功能。这些半导体集成电路配有与外部接口的多个输入端子和多个输出端子。
此外，集成电路块还配有用于在半导体集成电路内部进行相互连接的多个输入布线和多个输出布线。但是，集成电路块不能够直接在半导体集成电路具有的输入端子和输出端子上进行控制和观测。
即使在这样的半导体集成电路中，也必须确认各集成电路块的全部功能是否正常动作。为此，必须将预定的信号从半导体集成电路的输入端子提供给各集成电路块，在半导体集成电路的输出端子上观测各集成电路块的动作结果。
其中，作为确认集成电路块功能的装置，有将半导体集成电路的输入端子和输出端子直接连接在各集成电路块的输入布线和输出布线上的装置，但必需多个多路转换器和多个布线，因而会使半导体集成电路的电路规模极大地增加。
此外，有称为扫描检验测试(scan pass test)的装置，该装置在测试模式时，用多路转换器切换半导体集成电路内部的全部触发电路，按一个过大的移位寄存器方式相关连接，在从半导体集成电路外部的输入端子向相关连接的移位寄存器提供预定信号后，将半导体集成电路的内部状态存入移位寄存器中，用传给半导体集成电路外部的输出信号观测该移位寄存器内容，即使这样的装置，为了将全部触发电路变更为移位寄存器，也必需多个多路转换器和布线，因而会使电路规模极大地增加。
作为改善这些背景技术问题的早先申请例，有特开平8-170978号公报。上述扫描检验测试也记载于该公报中，该测试将来自外部的按每一比特串行供给的测试用输入信号提供给移位寄存器，把该保持信号提供给组合电路。构成这些寄存器的各触发电路按常规模式取入组合电路的测试结果，将该取入的测试结果按扫描模式从按每一比特串行移位寄存器输出给外部端子，就可以观测测试结果。
如果参照展示该公报记载的半导体集成电路的电路图的图4，那么可分成一边进行与外部的各种信号的相互交换，一边实现半导体集成电路1d原有功能的状态(以下称为常规模式)，和进行各集成电路块81、82、83的功能动作测试的状态(以下称为测试模式)来说明。
输入端子3是在该半导体集成电路1d的常规模式中将来自外部的输入信号(以下称为常规输入信号)DIN例如64比特按并行状态送入的端子，输出端子7是在常规模式中按64比特的并行状态送出向外部的输出信号(以下称为常规输出信号)DOUT的端子。
输入端子2是在集成电路块82的测试模式中将来自外部的测试用输入信号TIN按例如32比特并行状态送入的端子，在64比特的情况下，分为每32比特的两次进行提供。
输出端子8是在集成电路块82测试模式中按32比特并行状态送出向外部输出的测试信号(以下称为测试输出)TOUT的端子。输入端子6是提供来自半导体集成电路1d外部的时钟信号CLK的端子。输入端子4和5是提供进行半导体集成电路1d常规模式和集成电路块82测试模式的切换的模式控制信号SEL1和SEL2的端子。为了分别独立地实施集成电路块82测试模式时多路转换器21和多路转换器22的控制，以及多路转换器25和多路转换器26的控制，必需模式控制信号SEL1和SEL2。
首先说明半导体集成电路1d的常规模式。模式控制信号SEL1按选择方式设定集成电路块81的输出信号S71和S72，模式控制信号SEL2按选择方式设定集成电路块82的输出信号S76和S77。从外部提供给输入端子3的64比特的常规输入信号DIN供给集成电路块81。在该供给的64比特的常规输入信号中，由多路转换器21选择第一部分输入32比特作为集成电路块81的输出信号S71，作为多路转换器21的输出信号S73与时钟CLK同步地存入触发电路23。
存入触发电路23的第一部分输入32比特作为其输出信号S75按与时钟CLK同步的定时供给集成电路块82。
由多路转换器22选择在64比特常规输入信号内剩余的第二部分输入32比特作为集成电路块81的输出信号S72，作为其选择的输出信号S74与时钟CLK同步存入触发电路24。
存入触发电路24的第二部分输入32比特信号S74按与时钟CLK同步的定时供给集成电路块82，与该32比特信号S74对应的集成电路块82的输出信号S77通过多路转换器26供给集成电路块83。
另一方面，集成电路块82的第一部分输入32比特的输出信号S76通过多路转换器25供给集成电路块83。集成电路块83的动作结果作为64比特的输出信号送至输出端子7。
下面说明集成电路块82测试模式时的动作。在测试模式中，首先在集成电路块82中设定用于产生测试用输入信号TIN的模式控制信号。模式控制信号SEL1按选择方式设定多路转换器25的输出信号S78和多路转换器26的输出信号S79，模式控制信号SEL2按选择方式设定测试用输入信号TIN和触发电路23的输出信号S75。
在时钟信号CLK的一个时钟周期中，由多路转换器25选择由输入端子2提供的第一部分输入32比特(第一个)测试用输入信号TIN，并且由多路转换器21选择其输出信号S78，存入触发电路23。
在第二时钟周期由多路转换器26选择在第一时钟周期存入触发电路23中的测试用输入信号，并且由多路转换器22选择其输出信号S79，存入触发电路24，随后供给集成电路块82。
在同一第二时钟周期中，由多路转换器25选择从输入端子2提供的第二部分输入32比特的输入信号TIN(第二个)的测试输入，并且由多路转换器21选择其输出信号S78，存入触发电路23，随后供给集成电路块82。也就是说，输入信号TIN被分割成第一部分输入32比特和第二部分32比特，按第一、第二顺序供给输入端子2，分别通过不同的路径读入集成电路块82。
在向集成电路块82的测试输入后，为了观测其测试结果，变更模式控制信号的设定。模式控制信号SEL1按选择方式设定多路转换器25的输出信号S78和多路转换器26的输出信号S79，模式控制信号SEL2按选择方式设定集成电路块82的输出信号S76、S77。
在一个时钟周期间，与第一部分输入32比特对应的集成电路块82的测试结果的输出信号S76分别通过多路转换器25和多路转换器21存入触发电路23。在同一个时钟周期内，与第二部分输入32比特对应的集成电路块82的测试结果S77分别通过多路转换器26和多路转换器22存入触发电路24。利用串联连接的作为移位寄存器结构的这些触发电路23、24，存入触发电路23和触发电路24的集成电路块82的测试结果使信号移位。
在第一时钟周期中从测试输出端子8观测与存入触发电路24的第一部分输入32比特对应的测试结果TOUT，在第二时钟周期由多路转换器26选择与存入触发电路23的第二部分输入32比特对应的测试结果作为触发电路23的输出信号S75，并且还用多路转换器22选择并存入触发电路24，在测试输出端子8上观测作为其输出信号的测试结果TOUT。
就是说，由测试输入端子2提供测试用输入信号TIN，使集成电路块82的内部动作，由于在测试输出端子8上观测该测试结果TOUT，所以按5个时钟周期动作。
上述以往的半导体集成电路1d中的第一个问题是在常规模式时，由于在从集成电路块81至集成电路块82的输入路径中插入触发电路，所以从集成电路块81向集成电路块82的输入必须实施与时钟同步的定时，使常规模式的动作速度慢。
第二个问题是在常规模式时，由于在从集成电路块82至集成电路块83的输出路径中插入触发电路，所以在从集成电路块82向集成电路块83的输出上产生延迟，使动作速度慢。
第三个问题是在集成电路块82的测试模式时，由于在构成移位寄存器的触发电路与触发电路之间插入多个多路转换器，所以在构成移位寄存器的路径上产生延迟，使动作速度慢。
鉴于上述缺陷，本发明的目的在于高效率地实施实现预定功能的多个集成电路块的全部功能动作测试，并且可抑制常规模式时和测试模式时的电路动作速度的下降。
本发明的半导体集成电路配有测试用附加装置，该测试用附加装置将构成输入电路的第一集成电路块、由预定功能块构成的第二集成电路块和构成输出电路的第三集成电路块相关连接，用于实施所述第二集成电路块的功能动作测试，其特征在于，仅在所述第二集成电路块的输入侧插入所述测试用附加装置，所述第二和所述第三集成电路块间仅用布线直接连接。
此外，半导体集成电路的结构为在常规动作模式中，在所述第一集成电路块的第一输出端和所述第二集成电路块的第一输入端，以及所述第一集成电路块的第二输出端和所述第二集成电路块的第二输入端间的各信号传送路径上，仅插入各自一个用于输入信号选择的信号选择装置，在采用所述测试用附加装置的测试模式中，进行所述第二集成电路块的测试用信号输入时和测试结果输出时的信号存入，将与该集成电路块的输入端数对应的多个触发电路相关连接，构成移位寄存器，在通过该移位寄存器将所述测试结果信号串行输出时，在这些触发电路间分别仅插入一个所述信号选择装置。
而且，所述测试用附加装置可包括测试输入端子，用于实施所述第二集成电路块所述功能动作测试，从外部串行输入所述测试信号；测试输出端子，用于观测所述第二集成电路块的所述功能动作的测试结果，向外部串行输出；时钟端子，从外部输入时钟信号；第一模式控制端子和第二模式控制端子，用于切换所述测试模式的动作状态，分别从外部输入第一模式控制信号和输入第二模式控制信号；第一多路转换器，选择输出由所述第一模式控制信号控制的所述第二集成电路块的所述第一输出端的输入信号或来自所述测试输入端子的输入信号的其中之一；第一触发电路，使该选择输出的信号保持与所述时钟信号同步；第二多路转换器，选择输出由所述第二模式控制信号控制的所述第一触发电路的一个输出信号或所述第一集成电路块的第一输出端的输出信号的其中之一；第三多路转换器，选择输出由所述第一模式控制信号控制的所述第一触发电路的另一输出信号或所述第二集成电路块的第二输出端信号的其中之一；第二触发电路，使该选择输出的信号保持与所述时钟信号同步，输出给所述测试输出端子；以及第四多路转换器，选择输出由所述第二模式控制信号控制的所述第二触发电路的一个输出信号或所述第一集成电路块的第二输出端的输出信号的其中之一。
此外还有，在进行所述第二集成电路块的功能动作测试的情况下，所述测试用附加装置还可以配有观测装置，该观测装置将所述第一多路转换器、所述第一触发电路、所述第三多路转换器与所述第二触发电路串联连接，构成一个移位寄存器，从所述测试输入端子串行输入分割为第一时钟和第二时钟的测试信号，依次保持在所述移位寄存器中，在第一时钟，将保持在所述第一触发电路中的一个所述测试用输入信号通过所述第二多路转换器供给所述第二集成电路块的所述第一输入端，在第二时钟，将保持在所述第二触发电路中的另一所述测试输入信号通过所述第四多路转换器供给所述第二集成电路块的所述第二输入端，从第一输出端通过所述第一多路转换器在随后的一个时钟内将该第二集成电路块的功能动作测试结果内一部分输出保持在所述第一触发电路中，同时从第二输出端通过所述第三多路转换器将另一部分输出保持在所述第二触发电路中后，响应于所述第一模式控制信号，将所述第一和第二触发电路再次连接成一个移位寄存器结构，在随后的第二时钟和第三时钟，从所述测试输出端子串行输出所述功能动作的测试结果。
此外，所述测试用附加装置还可以配有调整装置，在所述第二集成电路块的输入端数比输出端数至少多一个的情况下，该调整装置包括所述第一集成电路块的第三输出端；所述第二集成电路块的第三输入端；选择输出由所述第一模式控制信号控制的所述第二触发电路的另一输出信号或所述第二集成电路块的第二输出端信号的其中之一的第五多路转换器；将该选择输出的信号保持与所述时钟信号同步，输出给所述测试输出端子的第三触发电路；以及选择输出由所述第二模式控制信号所控制的所述第三触发电路的一个输出信号或所述第一集成电路块的所述第三输出端的输出信号的其中之一的第六多路转换器；所述第三多路转换器通过取代所述第二集成电路块的第二输出端信号，使用所述第二集成电路块的第一输出端信号，使所述第二集成电路块的输入端数与输入端数一致。
再有，所述测试用附加装置还可以配有调整装置，在所述第二集成电路块的输入端数比输出端数至少少一个的情况下，该调整装置具备所述第二集成电路块的第三输出端和比所述输入端数至少少一个的异或电路，在所述第一和所述第二能发电路的输入侧的多路转换器中，所述第一条路转换器以外的所述第三条路转换器通过使用输入所述第二集成电路块的所述第二和所述第三输出端的信号的所述异或电路的输出信号代替所述第二集成电路块的第二输出端的信号的办法，使所述第二集成电路块的输出端数与输入端数一致。
再有，提供给所述第一集成电路块的输入信号和提供给所述测试用附加装置的测试信号是任意的比特数，并且所述第一集成电路块的输出端和所述第二集成电路块的输入端可以有分割成各自相同任意数的条件，所述第二集成电路块的输出端有分割成包括所述相同任意数的条件。
图1是表示本发明第一实施例中半导体集成电路的方框图。
图2是表示本发明第二实施例中半导体集成电路的方框图。
图3是表示本发明第三实施例中半导体集成电路的方框图。
图4是表示以往的半导体集成电路一例的方框图。
下面，分别参照
本发明的三个实施例。
图1是表示本发明半导体集成电路的第一实施例的电路图。参照该图，该半导体集成电路1a配有外部输入端子2、3、4、5和6；外部输出端子7和8；构成主要输入电路的第一集成电路块11，有连接外部端子3的输入端和输出输出信号S1的第一输出端及输出输出信号S2的第二输出端；第二集成电路块12，在由预定功能块构成的块中，有CPU、ROM、RAM等，或随机逻辑电路，第一输入端、第二输入端、输出输出信号S5的第一输出端和输出输出信号S6的第二输出端；构成主要输出电路的第三集成电路块13，有输入输出信号S5的第一输入端、输入输出信号S6的第二输入端和将输出信号DOUT输出给外部端子7的输出端；以及测试用附加电路，它配置在集成电路块11和12之间，用于测试集成电路块12。
测试用附加电路由下列部分构成具有输入端A、B和输出端Y的多路转换器21；触发电路23，使来自该多路转换器21的输出端Y的信号S7与时钟信号同步输入而保持在数据输入端D；和多路转换器25，将该触发电路23的Q输出信号输入至输入端B，将集成电路块11的第一输出信号输入给输入端A，将其输出输出给集成电路块12的第一输入端。
而且，测试附加电路包括带有输入端A、B和输出端Y的多路转换器22；触发电路24，使来自该多路转换器22的输出端Y的信号S8与时钟信号同步输入而保持在数据输入端D；和多路转换器26，将该触发电路24的Q输出信号输入至输入端B，将集成电路块11的第二输出信号S1输入给输入端A，将其输出输出给集成电路块12的第二输入端。
再有，上述结构中，输入端子3和输出端子7分别与例如64比特并行信号对应，输入端子2、输出端子8、信号S1、S2、S3、S4、S5、S6、S7、S8、S9分别与将64比特两分为32比特的并行信号对应。附图上为了便于理解仅分别示出了1比特部分。
此外，为了容易说明，仅示出一组集成电路块12和测试用附加电路，但显然可以用多组构成，这是不言自明。
供给输入端子3的信号在该半导体集成电路1a的常规模式时为从外部提供的常规输入信号DIN，这样即使在与所述以往例相同情况下，例如也可将64比特的信号按并行状态提供。供给输入端子2的信号在集成电路块12的测试模式时为从外部提供的测试用输入信号TIN。分别供给输入端子4和5的信号是切换半导体集成电路1a的常规模式与测试模式的模式控制信号SEL1和SEL2。供给输入端子6的信号是从外部供给半导体集成电路1a的时钟信号CLK。
从输出端子7输出的信号在常规模式时为向外部的常规输出信号DOUT。从输出端子8输出的信号在集成电路块12的测试模式时为用于在外部观测测试结果的测试输出信号TOUT。
使用模式控制信号SEL1和SEL2，在集成电路块12的测试模式时，由于必须相互独立地进行多路转换器21和多路转换器22的控制，以及多路转换器25和多路转换器26的控制，所以必须有用于这两个信号的两个端子。
如上所述，仅示出一个输入端子3，但它将64比特部分并行地与集成电路块11连接。该集成电路块11的输出信号被分割成第一部分信号32比特和第二部分信号32比特，第一部分信号32比特作为输出信号S1输入给多路转换器25的端子A。
再次参照图1，首先说明常规模式的动作。如果进入常规模式，那么模式控制信号SEL2按选择方式设定集成电路块11的输出信号S1和S2。模式控制信号SEL1可以设定成任意值。
由输入端子3提供的常规输入信号DIN输入给集成电路块11。集成电路块11的输出信号S1仅通过多路转换器25供给集成电路块12。集成电路块11的输出信号S2仅通过多路转换器26供给集成电路块12。集成电路块12的输出信号S5不通过逻辑门直接供给集成电路块13的第一输入端。集成电路块12的输出信号S6也不通过逻辑门直接供给集成电路块13的第二输入端。集成电路块13的常规输出信号DOUT输出给输出端子6。
下面说明集成电路块12测试模式时的动作。测试模式中，首先设定用于向集成电路块12提供测试输入的模式控制信号。模式控制信号SEL1按选择方式设定测试用输入信号TIN和触发电路23输出端QB的输出信号S11，模式控制信号SEL2按选择方式设定S9和S10。
在第一时钟周期，由多路转换器21选择由测试用输入信号TIN提供的第一测试输入(32比特)，与时钟CLK同步存入触发电路23。在第二时钟周期，存入触发电路23的测试输入，由多路转换器22选择作为触发电路23的输出信号S11，在与时钟CLK同步存入触发电路24后，由多路转换器26选择作为其触发电路24的输出信号S4，供给集成电路块12的第二输入端。
在同一个第二时钟周期，由多路转换器21选择由输入端子2提供的第二测试用输入信号TIN，在与时钟CLK同步存入触发电路23后，由多路转换器25选择作为其触发电路23的输出信号S9，该选择的输出信号S3供给集成电路块12的第一输入端。
在结束集成电路块12的测试后，为了观测其测试结果，设定模式控制信号。模式控制信号SEL1按选择方式设定集成电路块12的第一输出端的输出信号S5和第二输出端的输出信号S6，模式控制信号SEL2按选择方式设定触发电路23的输出信号S9和触发电路24的输出信号S10。
在一个时钟周期期间，由多路转换器21选择集成电路块12的测试结果的第一输出端的输出信号S5，与时钟CLK同步存入触发电路23。仍在同一个时钟周期期间，由多路转换器22选择集成电路块12测试结果的第二输出端的输出信号S6，与时钟CLK同步存入触发电路24。
通过选择由多路转换器23产生的触发电路23的输出信号S11，利用作为相关连接的移位寄存器结构的触发电路23、24的移位动作，存入触发电路23和触发电路24的集成电路块12的测试结果使信号移位。
在第一时钟周期，可在输出端子8上观测存入触发电路24的测试结果TOUT的端子QB输出信号，在第二时钟周期期间，存入触发电路23的测试结果TOUT移位至触发电路24，可在输出端子8上观测触发电路24的端子QB的输出信号。
也就是说，由输入端子2提供测试用输入信号TIN，使集成电路块12的内部动作，为了在输出端子8上观测其测试结果的信号TOUT，用5个时钟周期动作。
在上述第一实施例中，在集成电路块11和12之间的信号传送路径中不插入时钟同步的触发电路等，此外，也不插入随机逻辑电路等，由于在集成电路块11的第一输出端和集成电路块12的第一输入端之间仅插入用于选择的多路转换器25，和在集成电路块11的第二输出端和集成电路块12的第二输入端之间仅插入用于信号选择的多路转换器26，所以可降低信号延迟。
此外，在测试模式中，在相关连接触发电路23、24构成移位寄存器时，在这些触发电路23、24之间仅插入多路转换器22，因此与现有例相比可以减少信号延迟。
下面说明第二实施例。
当参照展示第二实施例中半导体集成电路1b电路图的图2时，与第一实施例的不同点在于，与集成电路块11对应的第一集成电路块51的输出端子数至少增加一个，同时该输出端作为第三输出端，与集成电路块12对应的第二集成电路块52的输入端子数也同时增加，通过以该输入端作为第三输入端和增加这些输出端子数和输入端子数，可增加测试用附加电路。
也就是说，该集成电路1b的测试附加电路包括多路转换器21，将输入端子2的测试用输入信号TIN输入给输入端A，将集成电路块52的第一输出信号S5输入给输入端B，同时从输出端Y输出选择信号；触发电路23，将该多路转换器21输出端Y的输出信号S7与时钟CLK同步输入并保持在数据输入端D；和多路转换器25，将触发电路23的Q输出信号输入给输入端B，在输入端A输入集成电路块51的第一输出信号，将其输出信号S3输出给集成电路块12的第一输入端。
还有，测试附加电路可包括多路转换器22，将触发电路23的QB输出信号S11输入给输入端A，将集成电路块52的第一输出信号S5输入给输入端B，同时从输出端Y输出选择信号；触发电路24，将该多路转换器22输出端Y的输出信号S8与时钟CLK同步输入并保持在数据输入端D；和多路转换器26，将该触发电路24的Q输出信号S10输入给输入端B，在输入端A输入集成电路块51的第二输出信号S2，将其输出信号S4输出给集成电路块12的第二输入端。
再有，测试附加电路可包括多路转换器27，将触发电路24的QB输出信号S16输入给输入端A，将集成电路块52的第二输出信号S6输入给输入端B，同时从输出端Y输出选择信号；触发电路28，将该多路转换器27的输出端Y的输出信号S14与时钟CLK同步输入并保持在数据输入端D；和多路转换器29，将该触发电路28的Q输出信号S15输入给输入端B，在输入端A输入集成电路块51的第三输出信号S12，将其输出信号S13输出给集成电路块52的第三输入端。
下面说明该半导体集成电路1b的常规模式动作。模式控制信号SEL2按选择方式设定S1、S2和S12。模式控制信号SEL1可设定为任意值。由输入端子3提供的常规输入信号DIN输入给集成电路块51。仅用多路转换器25选择集成电路块51的第一输出端的输出信号S1，将其输出信号S3供给集成电路块52的第一输入端。仅由多路转换器26选择集成电路块51的第二输出端的输出信号S2，将其输出信号S4供给集成电路块52的第二输入端。
仅由多路转换器29选择集成电路块51的第三输出端的输出信号S12，将其输出信号S13供给集成电路块52的第三输入端子。
集成电路块52的第一输出信号S5不通过逻辑门供给集成电路块13的第一输入端。集成电路块52的输出信号S6也不通过逻辑门供给集成电路块13的第二输入端，将集成电路块13的动作结果作为常规输出信号DOUT输出给输出端子7。
下面，说明该半导体集成电路1b测试模式时的动作。在测试模式时，为了向集成电路块52提供测试用输入信号TIN，设定模式控制信号。模式控制信号SEL1分别按选择方式设定测试用输入信号TIN和触发电路23的输出信号S11及触发电路24的输出信号S16，模式控制信号SEL2分别按选择方式设定触发电路23的输出信号S9和触发电路24的输出信号S10及触发电路28的输出信号S15。
在第一时钟周期中由多路转换器21选择由输入端子2提供的第一测试用输入信号TIN，将其输出信号S7存入触发电路23。在第二时钟周期由多路转换器22选择存入触发电路23的测试用输入信号作为其输出信号S11，将其输出信号S8存入多路转换器24。在同一个第二时钟周期，由多路转换器21选择由输出端子2提供的第二测试用输入信号TIN，将其输出信号S7存入触发电路23。在第三时钟周期，由多路转换器27选择存入触发电路24的测试输入作为其输出信号S16，将其输出信号S14存入触发电路28。
由多路转换器22选择存入触发电路23的测试用输入信号作为触发电路23输出信号S11，将其输出信号S8存入触发电路24。在同一个第三时钟周期，由多路转换器21选择由输入端子2提供的第三测试用输入信号TIN，将其输出信号S7存入触发电路23。
分别由多路转换器25、多路转换器26、多路转换器29选择存入这三个触发电路23、24、25的三个测试用输入信号，分别将输出信号S3、S4、S13供给集成电路块52的第一、第二、第三输入端。
在集成电路块52测试后，为了观测其测试结果再次设定模式控制信号。模式控制信号SEL1按选择方式设定集成电路块52的第一输出端的输出信号S5和第二输出端的输出信号S6，模式控制信号SEL2按选择方式分别设定触发电路23的输出信号S9和触发电路24的输出信号S10及触发电路28的输出信号S15。
在一个时钟周期期间由多路转换器21选择从集成电路块52第一输出端输出的测试结果的输出信号S5，将其输出信号S7与时钟CLK同步存入触发电路23。同时由多路转换器22选择输出信号S5，将其输出信号S8也存入触发电路24。
在同一个时钟周期期间仍由多路转换器27选择从集成电路块52的第二输出端输出的测试结果的输出信号S6，选择其输出信号S14存入触发电路28。
通过再次设定模式控制信号，通过多路转换器21、22、27，利用串联连接的触发电路23、24、28的移位动作，在三个时钟周期在输出端子8观测分别存入触发电路23、触发电路24、触发电路28的集成电路块52的测试结果信号TOUT。
存入触发电路23和触发电路24的测试结果，由于集成电路块52的测试结果都为S5，所以作为测试结果获得哪个值都可以。
亦即，由于测试结果S5调整了集成电路块52的输入端数和输出端数，所以多路转换器27以外的多路转换器21、22共同连接，测试结果S5和S6如果象本例那样例如为两个输出信号，那么输入侧也为两个信号。
在上述第二实施例中，由于在集成电路块51和52间的信号传送路径上未插入时钟同步的触发电路等，此外，也未插入随机逻辑电路等，在集成电路块51的第一输出端和集成电路块52的第一输入端间仅插入用于信号选择的多路转换器25，在集成电路块51的第二输出端和集成电路块52的第二输入端间仅插入用于信号选择的多路转换器26，在集成电路块51的第三输出端和集成电路块52的第三输入端间仅插入用于信号选择的多路转换器29，所以可降低信号延迟。
此外，在测试模式中，将触发电路23、24、28相关连接，在构成移位寄存器时，在这些触发电路23、24间仅插入多路转换器22，在触发电路24、28间仅插入多路转换器27，因此与现有例相比可以减少信号延迟。
下面说明第三实施例。当参照图3所示的第三实施例中的半导体集成电路1c的电路图时，与第一实施例的不同点在于，第二集成电路块62的输出端子数至少比集成电路块62的输入端子数增加一个，对应的第三集成电路块63的输入端子数也增加，使从集成电路块62的第二输出端和增加的第三输出端输出的输出信号S17、S18一致的异或电路70的输出供给多路转换器22的B端子。异或电路70的数是比集成电路块62的输入端数至少少一的数。
亦即，该异或电路是为了调整集成电路块62的输出端数和输入端数而设置的，在输出端数又升至输入端数的情况下，还设有以输出输出信号S5的输出端以外的每两组的任意输出端为输入的异或电路，将这些异或电路分级连接，可变为一个最终阶段的异或电路。
由于除此之外的构成要素与第一实施例相同，所以省略其结构说明。
下面说明动作。在常规模式时与第一实施例同样，模式控制信号SEL2按选择方式设定S1和S2。模式控制信号SEL1可设定成任意值。将输入端子3提供的常规输入信号DIN供给集成电路块11，集成电路块11的输出信号S1和S2仅分别通过多路转换器25、多路转换器26供给集成电路块62。集成电路块62的输出信号S5、S17、S18不通过逻辑门供给集成电路块63。把集成电路块63的动作结果DOUT供给输出端子7。
下面，说明测试模式时的动作。首先设定用于向集成电路块62提供测试用输入信号TIN的模式控制信号。模式控制信号SEL1按选择方式设定测试用输入信号TIN和触发电路23的输出信号S11，模式控制信号SEL2按选择方式设定触发电路23的输出信号S9和触发电路24的输出信号S10。
在第一时钟周期，由多路转换器21选择从输入端子2提供的第一测试用输入信号TIN，将其输出信号S7存入触发电路23。
在随后的第二时钟周期，由多路转换器22选择存入触发电路23的测试用输入信号，作为触发电路23的输出信号S11，存入触发电路24。在同一个第二时钟周期，将从输入端子2提供的第二测试用输入信号TIN通过多路转换器21存入触发电路23。存入两个触发电路23、24的两个测试用输入信号TIN，由多路转换器25和多路转换器26选择各自的输出，将输出信号S3、S4供给集成电路块62。
在向集成电路块62输入测试用输入信号后，再次设定用于观测其测试结果的模式控制信号。模式控制信号SEL1按选择方式设定集成电路块62的第一输出信号S5和异或电路70的输出信号S19，模式控制信号SEL2按选择方式设定触发电路23的输出信号S9和触发电路24的输出信号S10。
在一个时钟周期期间，由多路转换器21选择集成电路块62的测试结果的输出信号S5，存入触发电路23。在同一个时钟周期期间将集成电路块62的测试结果的输出信号S17和S18输入给异或电路70后，变为一致输出S19，由多路转换器22选择，存入触发电路24。
通过由多路转换器22串联连接的触发电路的移位动作，用两个时钟周期可由输出端子8观测存入触发电路23和触发电路24的集成电路块62的测试结果TOUT。
在上述第三实施例中，由于在集成电路块11和62之间的信号传送路径上不插入与时钟同步的触发电路等，此外也不插入随机逻辑电路等，在集成电路块11的第一输出端和集成电路块62的第一输入端之间仅插入用于信号选择的多路转换器25，在集成电路块11的第二输出端和集成电路块62的第二输入端之间仅插入用于信号选择的多路转换器26，所以可降低信号延迟。
此外，在测试模式中，在相关连接触发电路23、24构成移位寄存器时，在这些触发电路23、24之间仅插入多路转换器22，因此与现有例相比能够减少信号延迟。
如以上说明，本发明的半导体集成电路包括测试用附加装置，将构成输入电路的第一集成电路块、由预定功能块构成的第二集成电路块和构成输出电路的第三集成电路块相关连接，进行第二集成电路块的功能动作测试，由于仅在第二集成电路块的输入侧插入测试用附加装置，第二和第三集成电路块间仅用布线直接连接，在常规动作模式中，在第一集成电路块的第一输出端和第二集成电路块的第一输入端以及第一集成电路块的第二输出端和第二集成电路块的第二输入端之间的各自信号传送路径上，仅分别插入各一个用于输入信号选择的信号选择装置，在使用测试用附加装置的测试模式中，有第二集成电路块的测试信号输入时和测试结果输出时的信号存入，将与该集成电路块的输入端数对应的多个触发电路相关连接，构成移位寄存器，通过该移位寄存器在串行输出测试结果的信号时，在这些触发电路之间有仅各自插入一个信号选择装置的结构，所以第一效果是在通常动作时从第一集成电路块向第二集成电路块的输入可以与时钟定时无关地进行。
其理由是由于在第一集成电路块向第二集成电路块的输入路径上仅插入多路转换器的缘故。
第二效果是在通常动作时使第一集成电路块向第二集成电路块的输出延迟减少，可以改善动作速度。
其理由是由于不通过随机逻辑等逻辑门连接第一集成电路块向第二集成电路块的输出路径的缘故。
第三效果是在第二集成电路块的测试模式时减少构成移位寄存器的第一触发电路和第二触发电路间的延迟，可以改善动作速度。
其理由是由于在构成移位寄存器的第一触发电路和第二触发电路之间仅插入一个多路转换器的缘故。
权利要求
1．一种半导体集成电路，配有测试用附加装置，该测试用附加装置将构成输入电路的第一集成电路块、由预定功能块构成的第二集成电路块和构成输出电路的第三集成电路块相关连接，用于进行所述第二集成电路块的功能动作测试，其特征在于，仅在所述第二集成电路块的输入侧插入所述测试用附加装置，所述第二和所述第三集成电路块间仅用布线直接连接。
2．如权利要求1所述的半导体集成电路，其特征在于，其结构为在常规动作模式中，在所述第一集成电路块的第一输出端和所述第二集成电路块的第一输入端，以及所述第一集成电路块的第二输出端和所述第二集成电路块的第二输入端间的各信号传送路径上，仅插入各自一个用于输入信号选择的信号选择装置，在采用所述测试用附加装置的测试模式中，进行所述第二集成电路块的测试用信号输入时和测试结果输出时的信号存入，将与该集成电路块的输入端数对应的多个触发电路相关连接，构成移位寄存器，在通过该移位寄存器将所述测试结果信号串行输出时，在这些触发电路间分别仅插入一个所述信号选择装置。
3．如权利要求2所述的半导体集成电路，其特征在于，所述测试用附加装置可包括测试输入端子，用于实施所述第二集成电路块的功能动作测试，从外部串行输入所述测试信号；测试输出端子，用于观测所述第二集成电路块的所述功能动作的测试结果，向外部串行输出；时钟端子，从外部输入时钟信号；第一模式控制端子和第二模式控制端子，用于切换所述测试模式的动作状态，分别从外部输入第一模式控制信号和输入第二模式控制信号；第一多路转换器，选择输出由所述第一模式控制信号控制的所述第二集成电路块的所述第一输出端的输入信号或来自所述测试输入端子的输入信号的其中之一；第一触发电路，使该选择输出的信号保持与所述时钟信号同步；第二多路转换器，选择输出由所述第二模式控制信号控制的所述第一触发电路的一个输出信号或所述第一集成电路块的第一输出端的输出信号的其中之一；第三多路转换器，选择输出由所述第一模式控制信号控制的所述第一触发电路的另一输出信号或所述第二集成电路块的第二输出端信号的其中之一；第二触发电路，使该选择输出的信号保持与所述时钟信号同步，输出给所述测试输出端子；以及第四多路转换器，选择输出由所述第二模式控制信号控制的所述第二触发电路的一个输出信号或所述第一集成电路块的第二输出端的输出信号的其中之一。
4．如权利要求3所述的半导体集成电路，其特征在于，在进行所述第二集成电路块的功能动作测试的情况下，所述测试用附加装置还可以配有观测装置，该装置将所述第一多路转换器、所述第一触发电路、所述第三多路转换器与所述第二触发电路串联连接，构成一个移位寄存器，从所述测试输入端子串行输入分割为第一时钟和第二时钟的测试信号，依次保持在所述移位寄存器中，在第一时钟，将保持在所述第一触发电路中的一个所述测试用输入信号通过所述第二多路转换器供给所述第二集成电路块的所述第一输入端，在第二时钟，将保持在所述第二触发电路中的另一所述测试输入信号通过所述第四多路转换器供给所述第二集成电路块的所述第二输入端，从第一输出端通过所述第一多路转换器在随后的一个时钟内将该第二集成电路块的功能动作测试结果内一部分输出保持在所述第一触发电路中，同时从第二输出端通过所述第三多路转换器将另一部分输出保持在所述第二触发电路中后，响应于所述第一模式控制信号，将所述第一和第二触发电路再次连接成一个移位寄存器结构，在随后的第二时钟和第三时钟，从所述测试输出端子串行输出所述功能动作的测试结果。
5．如权利要求3所述的半导体集成电路，其特征在于，所述测试用附加装置还可以配有调整装置，在所述第二集成电路块的输入端数比输出端数至少多一个的情况下，该调整装置包括所述第一集成电路块的第三输出端；所述第二集成电路块的第三输入端；选择输出由所述第一模式控制信号控制的所述第二触发电路的另一输出信号或所述第二集成电路块的第二输出端信号的其中之一的第五多路转换器；将该选择输出的信号保持与所述时钟信号同步，输出给所述测试输出端子的第三触发电路；选择输出由所述第二模式控制信号的所述第三触发电路的一个输出信号或所述第一集成电路块的所述第三输出端的输出信号的其中之一的以及第六多路转换器；所述第三多路转换器通过使用所述第二集成电路块的第一输出端信号，取代所述第二集成电路块的第二输出端信号，使所述第二集成电路块的输入端数与输出端数一致。
6．如权利要求3所述的半导体集成电路，其特征在于，所述测试用附加装置还包括调整装置，该调整装置在所述第二集成电路块的输入端数比输出端数至少少一个的情况下配有所述第二集成电路块的第三输出端和至少比所述输入端数少一个数的异或电路，在所述第一和所述第二触发电路的输入侧的多路转换器内，所述第一多路转换器以外的所述第三多路转换器，通过使用输入所述第二集成电路块的所述第二和所述第三输出端信号的所述异或电路的输出信号代替所述第二集成电路块的第二输出端的信号，使所述第二集成电路块的输出端数与输入端数一致。
7．如权利要求2、3、4、5或6所述的半导体集成电路，其特征在于，提供给所述第一集成电路块的输入信号和提供给所述测试用附加装置的测试信号是任意的比特数，并且所述第一集成电路块的输出端和所述第二集成电路块的输入端可以有分割成各自相同的任意数的条件，所述第二集成电路块的输出端有分割成包括所述相同任意数的条件。
全文摘要
在有多个实现预定功能的集成电路块的半导体集成电路中,高效率地进行集成电路块的全部功能动作测试,并且可抑制常规模式时和测试模式时的电路运作速度的下降。在集成电路块的第一输出端和集成电路块的第一输入端之间仅插入用于信号选择的多路转换器,在集成电路块的第二输出端和集成电路块的第二输入端之间仅插入多路转换器,所以可以降低信号延迟。此外,在触发电路之间仅插入多路转换器,因而可以减少信号延迟。
文档编号H01L27/04GK1229925SQ9910002
公开日1999年9月29日 申请日期1999年1月5日 优先权日1998年1月5日
发明者工藤和也 申请人:日本电气株式会社