可变电阻存储装置及其制造方法
【专利说明】可变电阻存储装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年10月15日向韩国知识产权局提交的申请号为10-2013-0122543的韩国专利申请优先权，其全部内容通过弓I用合并于此。
技术领域
[0003]本发明构思的各种实施例涉及一种可变电阻存储装置及其制造方法，更具体地涉及一种具有多级单元的可变电阻存储装置及其制造方法。
【背景技术】
[0004]近年来，随着对具有高性能和低功率的半导体存储装置的需求，已经研究了具有非易失性和非刷新的下一代半导体存储装置。作为下一代半导体存储装置之一，可变电阻存储装置被推荐，并且可变电阻存储装置的典型示例是相变随机存取存储装置(PCRAMs)、电阻式随机存取存储器(ReRAMs)、磁性随机存取存储器(MRAMs)、自旋转移扭矩磁阻随机存取存储器(STTMRAMs)或聚合物随机存取存储器(PoRAMs)。
[0005]在最近的可变电阻存储装置中，单元节距或一个单元所占据的面积被减小以实现高集成度。
[0006]然而，减小单元间距或单元面积来实现高集成度的工艺可能困难，且该工艺期间在数据储存单元中形成的空隙导致可变电阻存储装置的电特性或可靠性下降。
[0007]因此，需要提出可以在一个存储单元中储存多个比特的多级单元，以实现具有高集成度和大容量的可变电阻存储装置。
【发明内容】
[0008]本发明构思的各种示例性实施例涉及通过实现多级单元而具有高集成度和大容量的可变电阻存储装置及其制造方法。
[0009]根据本发明构思的示例性实施例，提供了一种可变电阻存储装置。可变电阻存储装置可以包括多个存储单元，存储单元中的每一个都包括多个数据储存区。多个数据储存区可以彼此具有不同的宽度。
[0010]根据本发明构思的另一示例性实施例，提供了一种可变电阻存储装置。可变电阻存储装置可以包括多个存储单元。存储单元中的任何一个包括:开关器件，形成在半导体衬底上；多个第一电极，形成在开关器件上并且彼此具有不同的高度；多个数据储存单元，形成在相应的第一电极上并且彼此具有不同的高度；以及多个第二电极，形成在相应的数据存储单元上并且彼此具有不同的高度。
[0011]根据本发明构思的另一示例性实施例，提供一种可变电阻存储装置。可变电阻存储装置可以包括:存储单元阵列，存储单元阵列包括多个存储单元，存储单元中的每一个都包括彼此具有不同宽度的多个数据存储区；以及控制电路，适于根据从外部输入的命令来控制数据输入至每一个存储单元或数据从每一个存储单元输出。
[0012]根据本发明构思的另一示例性实施例，提供了一种制造可变电阻存储装置的方法。该方法可以包括:在半导体衬底上形成开关器件；在开关器件上形成绝缘层；通过刻蚀绝缘层来形成对应于多个数据储存区的多个孔，孔彼此具有不同的宽度并且暴露出开关器件的上表面；在相应的孔的底部上形成多个第一电极；在相应的第一电极上形成多个数据储存单元；以及在相应的数据储存单元上形成多个第二电极。
[0013]在以下标题为“【具体实施方式】”的部分中描述这些和其他的特征、方面和实施例。
【附图说明】
[0014]从以下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其他的方面、特征和其他优点，在附图中:
[0015]图1是示出了根据本发明构思的实施例的可变电阻存储装置的部分配置的框图；
[0016]图2是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的等效电路图；
[0017]图3是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图；
[0018]图4是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图；
[0019]图5A-5E是顺序示出了制造根据本发明构思的实施例的可变电阻存储装置的存储单元的方法的截面图。
【具体实施方式】
[0020]在下文中，将参照附图更详细地描述示例性实施例。
[0021]在本文参照截面图描述了示例性的实施例，截面图是示例性实施例(和中间结构)的示意性说明。照此，可以预料到图示的形状变化缘自例如制造技术和/或公差。因而，示例性实施例不应被解释为限于本文中所示的区域的特定形状，而可以包括例如缘自制造的形状差异。在附图中，为了清楚起见，可以对层和区域的长度和尺寸进行夸大。附图中的相同附图标记表示相同的元件。还将理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上、或者还可以存在中间层。还应注意的是，在本说明书中，“连接/耦接”不仅指一个部件直接与另一个部件耦接，还指一个部件通过中间部件与另一个部件间接耦接。另外，只要未在句子中特意提到，单数形式可以包括复数形式。
[0022]尽管将示出并且描述本发明构思的一些实施例，但本领域中的技术人员将理解的是:在不脱离本发明构思的原理和精神的情况下，可以对这些示例性实施例作出变化。
[0023]图1是示出了根据本发明构思的实施例的可变电阻存储装置的部分配置的框图，以及图2是根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的等效电路图。
[0024]参照图1，根据本发明构思的实施例的可变电阻存储装置100可以包括存储单元阵列110、列解码器120、行解码器130、检测放大器140、写驱动器150和控制电路160。
[0025]存储单元阵列110可以包括多个存储单元MC，存储单元MC可以储存从外部输入的数据。在本文中，根据本发明构思的实施例的可变电阻存储装置100中的一个存储单元MC可以是多级单元，多级单元具有可以储存两个数据块或更多数据块的数据储存区。将参照示出了一个存储单元组的结构的图2来详细描述根据本发明构思的实施例的可变电阻存储装置的存储单元MC。一个存储单元MC可以包括可以储存两个数据块或更多数据块的数据储存单元DS以及串联连接至数据储存单元DS的开关器件SW。在本文中，数据储存单元DS可以包括可变电阻材料。随后将详细描述根据本发明构思的实施例的可变电阻存储装置100的存储单元MC的结构。
[0026]列解码器120接收列地址，并且对列地址进行解码来指定多个存储单元MC的将被读取或写入的列。
[0027]行解码器130接收行地址，并且对行地址进行解码来指定多个存储单元MC的将被读取或写入的行。
[0028]检测放大器140检验存储单元的电阻值是否在预设的电阻窗口内，并且其将检验结果提供至控制电路160。
[0029]写驱动器150提供写电流以在多个存储单元MC中储存数据，并且响应于由控制电路160提供的控制信号来增大或减小写电流量。
[0030]控制电路160控制两个数据块或更多数据块被储存在一个存储单元MC中，并且根据检测放大器140的检测结果将用于增大或减小写入电流量的控制信号提供至写驱动器150。
[0031]图3是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图。
[0032]参照图3，根据本发明构思的实施例的可变电阻存储装置100的存储单元MC可以包括多个数据储存区。例如，存储单元MC可以包括第一数据储存区301、第二数据储存区302和第三数据储存区303。尽管以一个存储单元包括三个数据储存区的方式来描述了实施例，但本发明构思不限于此。如果需要，包括在一个存储单元中的数据储存区的数量可以被控制为其他值。
[0033]组成根据本发明构思的实施例的可变电阻存储装置100的存储单元MC的数据储存区301、302、303可以具有彼此不同的宽度。在示例性实施例中，数据储存区301、302、303可被形成为使得第一数据储存区301的宽度W1、第二数据储存区302的宽度W2和第三数据储存区303的宽度为W1〈W2〈W3。
[0034]数据储存区301、302、303的每一个可以包括:字线区320，可以形成在半导体衬底310上来作为字线；开关器件340 (Sff)，形成在字线区320上；第一电极350，形成在开关器件340上；数据储存单元360，形成在第一电极350上；第二电极370，形成在数据储存单元360上。附图标记330表示绝缘层。在本文中，在第一数据储存区301、第二储存区302以及第三储存区303中，数据储存单元360和第二电极370可以被形成为具有彼此不同的高度。例如，参照图3，数据储存单元360可以被形成为使得第一数据储存区301的数据储存单元360的高度DHl、第二数据储存区302的数据储存单元360的高度DH2以及第三数据储存区303的数据储存单元360的高度DH3为DH1>DH2>DH3。根据数据储存区301、302和303中具有彼此不同高度的数据存储单元360，第二电极370可以被形成为使得第一数据储存区301的第二电极370的高度TEHl、第二数据储存区302的第二电极370的高度TEH2以及第三数据储存区303的第二电极370的高度TEH3为ΤΕΗ1〈??Η2