一种选择器及其制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种选择器(Switch)及其制造方法。
【背景技术】
[0002]随着半导体制造工艺的不断发展与进步，利用微机电系统(MEMS)技术制造选择器是一种发展趋势。如图1A所示，其示出了现有的选择器的关闭状态:在绝缘衬底100形成有源极103、栅极102和漏极101，选择器的悬臂梁104固定于源极103，位于悬臂梁104末端的触点105未与漏极101相接触。如图1B所示，其示出了现有的选择器的开启状态??位于悬臂梁104末端的触点105与漏极101相接触。
[0003]选择器具有以下优点:原则上具有零漏电和零亚阈值波动；耐高温；不受电磁冲击的影响；可以与CMOS兼容。然而，选择器的悬臂梁的构成材料的可靠性是决定上述选择器制造的个关键因素，在单一芯片中将上述选择器制造工序与CMOS的制造工序集成在一起则是另一个关键因素。举例来说，现有的选择器的悬臂梁的构成材料为GeAs，其可靠性以及应力的调节存在一定问题，同时，不能在单一芯片中将构成材料为GeAs的悬臂梁的制造工序与CMOS的制造工序集成在一起。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种选择器的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成钝化层；在所述钝化层上形成具有隔离槽的第一金属层，所述隔离槽将所述第一金属层分隔为分别与形成在所述半导体衬底上的CMOS的漏极、栅极和源极连通的三个部分；沉积形成牺牲层，以覆盖具有所述隔离槽的所述第一金属层；在所述牺牲层的与所述第一金属层的连通所述CMOS的漏极的部分相接触的部分中形成凹槽；沉积第二金属层，以覆盖所述具有所述凹槽的牺牲层，并执行化学机械研磨直至露出所述牺牲层，以形成与所述选择器的悬臂梁的末端相连的触点；在所述牺牲层中形成沟槽，以露出所述第一金属层的连通所述CMOS的源极的部分；沉积用于构成所述悬臂梁的锗硅层，以完全填充所述沟槽并覆盖所述牺牲层和所述触点；去除所述锗硅层的位于所述触点之外的部分；刻蚀去除所述牺牲层，以在所述悬臂梁和所述第一金属层之间形成气隙。
[0006]进一步，形成所述具有隔离槽的第一金属层的步骤包括:在所述钝化层上沉积形成所述第一金属层；在所述第一金属层上形成具有所述隔离槽的图案的光刻胶层；以所述光刻胶层为掩膜，通过蚀刻形成所述具有隔离槽的第一金属层；通过灰化去除所述光刻胶层。
[0007]进一步，在形成所述凹槽之前，还包括执行另一化学机械研磨平坦化所述牺牲层的顶部的步骤。
[0008]进一步，所述钝化层的构成材料为氧化物，所述第一金属层和所述第二金属层的构成材料为不会受到双氧水腐蚀攻击的材料，所述牺牲层的构成材料为锗。
[0009]进一步，所述第一金属层和所述第二金属层的构成材料为铝，沉积构成所述第二金属层的铝的温度为240-300°C。
[0010]进一步，通过调整沉积所述锗硅层时的工艺参数或者实施所述沉积的同时原位掺杂杂质来调节所述悬臂梁所具有的应力。
[0011]进一步，所述刻蚀的刻蚀液为热的双氧水，温度为80-100°C。
[0012]本发明还提供一种采用如上述制造方法制造的选择器，所述选择器的悬臂梁由锗娃层构成。
[0013]根据本发明，所述选择器的悬臂梁由锗硅层构成，形成与悬臂梁相连的触点时采用的牺牲层由锗构成，因此，制造所述选择器的工艺与在单一芯片中实施的CMOS的制造工艺完全兼容，避免增加额外的制造工序而导致制造成本的上升。
【附图说明】
[0014]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0015]附图中:
[0016]图1A为现有的选择器处于关闭状态时的示意性剖面图；
[0017]图1B为现有的选择器处于开启状态时的示意性剖面图；
[0018]图2A-图2J为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0019]图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0020]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0021]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的选择器及其制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0022]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0023][示例性实施例]
[0024]下面，参照图2A-图2J和图3来描述根据本发明示例性实施例的方法制造选择器的详细步骤。
[0025]参照图2A-图2J，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0026]首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料采用具有高阻抗的材料，例如未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI )、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
[0027]接下来，在半导体衬底200上形成钝化层201。钝化层201的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。钝化层201的构成材料优选氧化物，例如二氧化硅。
[0028]接着，如图2B所示，在钝化层201上形成具有隔离槽202’的第一金属层202，其形成过程包括以下步骤:在钝化层201上沉积形成第一金属层202，所述沉积优选物理气相沉积；通过旋涂、曝光、显影等工艺在第一金属层202上形成具有隔离槽202’的图案的光刻胶层；以所述光刻胶层为掩膜，通过蚀刻形成具有隔离槽202’的第一金属层202 ;通过灰化去除所述光刻胶层。第一金属层202的构成材料可以选取不会受到双氧水腐蚀攻击的任何适宜的材料，优选铝。隔离槽202’将第一金属层202分隔为分别与形成在半导体衬底200上的CMOS的漏极、栅极和源极连通的部分202a、202b和202c。
[0029]接着，如图2C所示，沉积形成牺牲层203，以覆盖具有隔离槽202’的第一金属层202。为了与CMOS的制造工艺相兼容，牺牲层203的构成材料优选锗。所述沉积可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)和快速热化学气相沉积(RTCVD)中的一种。
[0030]接着，如图2D所示，执行第一化学机械研磨平坦化牺牲层203的顶部。然后，在牺牲层203的与第一金属层202的连通形成在半导体衬底200上的CMOS的漏极的部分202a相接触的部分中形成凹槽203’。形成凹槽203’的工艺步骤包括:通过旋涂、曝光、显影等工艺在牺牲层203上形成具有凹槽203’的图案的光刻胶层；以