Sram单元的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种SRAM单元的形成方法。
【背景技术】
[0002]静态随机存储器(Static Random Access Memory, SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。
[0003]一个静态随机存储器包括多个静态随机存储器单元(以下简称SRAM单元)，该多个SRAM单元按照阵列排列，一个SRAM单元包括六个晶体管(6-T)。随着集成电路集成度提高，SRAM单元的特征尺寸逐渐减小且所占晶圆面积也越来越小。与平面MOS晶体管的尺寸相t匕，鳍式场效应晶体管的尺寸更小，也更符合未来集成电路更高集成度的要求。
[0004]现有技术中，参照图1，包含六个鳍式场效应晶体管的6T结构SRAM单元包括:
[0005]并列排布的第一鳍部11、第二鳍部12、第三鳍部13、第四鳍部14、第五鳍部15和第六鳍部16 ；
[0006]横跨第一鳍部11、第二鳍部12和第三鳍部13的第一栅极21，和横跨第一鳍部11和第二鳍部12的第二栅极22，第一栅极21和第二栅极22之间的第一鳍部部分和第二鳍部部分共同作为第一漏极31，第一栅极21相对第一漏极31的另一侧的第一鳍部部分和第二鳍部部分作为第一源极41，第二栅极22相对第一漏极31的另一侧的第一鳍部部分和第二鳍部部分作为第二源极42，横跨第一鳍部部分和第二鳍部的第一栅极部分、第一源极41和第一漏极31共同构成第一下拉晶体管HH，第二栅极22、第二源极42和第一漏极31共同构成第一传输晶体管PGl ；
[0007]横跨第四鳍部14、第五鳍部15和第六鳍部16的第三栅极23，和横跨第五鳍部15和第六鳍部16的第四栅极24，第三栅极23和第二栅极22在第一鳍部11宽度方向上相对，第三栅极23和第四栅极24之间的第五鳍部部分和第六鳍部部分共同作为第二漏极32，第三栅极23相对第二漏极32的另一侧的第五鳍部部分和第六鳍部部分作为第三源极43，第四栅极24相对第二漏极32的另一侧的第五鳍部部分、第六鳍部部分作为第四源极44，横跨第五鳍部部分和第六鳍部的第三栅极部分、第三源极43和第二漏极32共同构成第二下拉晶体管TO2，第四栅极24、第四源极44和第二漏极32共同构成第二传输晶体管PG2 ；
[0008]位于第一栅极21两侧第三鳍部部分的第五源极45和第三漏极33，其中第五源极45和第一源极41位于第一栅极21同一侧，第五源极45、第三漏极33和横跨第三鳍部的第一栅极部分共同构成第一上拉晶体管PUl ；
[0009]位于第三栅极23两侧第四鳍部部分的第六源极46和第四漏极34，其中第六源极46和第三源极43位于第三栅极23同一侧，第六源极46、第四漏极34和横跨第四鳍部的第三栅极部分共同构成第二上拉晶体管PU2。
[0010]在基底上形成六个鳍式场效应晶体管后，在基底上形成层间介质层，在层间介质层中形成第一金属层51，第一金属层51横跨第一漏极31所在部分高度的第一鳍部部分、第二鳍部部分和第三漏极33所在部分高度的第三鳍部部分；和形成第二金属层52，第二金属层52横跨第二漏极32所在部分高度第五鳍部部分、第六鳍部部分和第四漏极34所在第四鳍部部分。第一金属层51、第二金属层52在第一鳍部11宽度方向上相对。第一金属层51将第一漏极31、第三漏极33电连接，作为第一存储节点；第二金属层52将第二漏极32、第四漏极34电连接，作为第二存储节点，第一存储节点和第二存储节点为互补对(complementary Pair)。这样,第一下拉晶体管PDl和第一上拉晶体管PUl共同构成第一反相器，第二下拉晶体管PD2和第二上拉晶体管PU2共同构成第二反相器。之后，在层间介质层上形成与第一金属层51和第三栅极23接触连接的第一互连金属层(图中未示出)、形成与第二金属层52和第一栅极21接触连接的第二互连金属层(图中未示出)。这样，第一反相器和第二反相器交叉耦接，形成锁存电路，该锁存电路用于锁存数据逻辑值，其中交叉耦接是指第一反相器的输入端与第二反相器的输出端电连接、第一反相器的输出端与第二反相器的输入端电连接。
[0011]但是，参照图1，第一金属层51和第二金属层52相对的一端并没有完全横跨第三鳍部13，而是仅覆盖第三鳍部13相对第二鳍部12 —侧的侧壁。同样地，第二金属层52和第一金属层51相对的一端也是仅覆盖第四鳍部14相对第五鳍部15 —侧的侧壁。这样，第一金属层51和第三漏极33的接触面积较小，通过第一金属层51和第三漏极33的载流子迁移率较低，电流较小。同样地，第二金属层52和第四漏极34的接触面积也较小，通过第二金属层52和第四漏极34的载流子迁移率也较低，电流较小。这降低了 SRAM单元的信号传输速度，造成SRAM单元性能不佳。
【发明内容】
[0012]本发明解决的问题是，现有包含六个鳍式场效应晶体管的SRAM单元的信号传输速度较低，性能不佳。
[0013]为解决上述问题，本发明提供一种SRAM单元的形成方法，该SRAM单元的形成方法包括:
[0014]提供基底，在所述基底上形成有:并列排布的第一鳍部、第二鳍部、第三鳍部、第四鳍部、第五鳍部和第六鳍部；
[0015]横跨所述第一鳍部、第二鳍部和第三鳍部的第一栅极，和横跨所述第一鳍部和第二鳍部的第二栅极，所述第一栅极和第二栅极之间的第一鳍部部分、第二鳍部部分共同作为第一漏极，所述第一栅极相对第一漏极的另一侧的第一鳍部部分、第二鳍部部分作为第一源极，所述第二栅极相对第一漏极的另一侧的第一鳍部部分、第二鳍部部分作为第二源极，横跨所述第一鳍部和第二鳍部的第一栅极部分、第一源极和第一漏极共同构成第一下拉晶体管，所述第二栅极、第二源极和第一漏极共同构成第一传输晶体管；
[0016]横跨所述第四鳍部、第五鳍部和第六鳍部的第三栅极，和横跨所述第五鳍部和第六鳍部的第四栅极，所述第三栅极和第二栅极在第一鳍部宽度方向相对，所述第四栅极和第一栅极在第一鳍部宽度方向相对，所述第三栅极和第四栅极之间的第五鳍部部分、第六鳍部部分共同作为第二漏极，所述第三栅极相对第二漏极的另一侧的第五鳍部部分、第六鳍部部分作为第三源极，所述第四栅极相对第二漏极的另一侧的第五鳍部部分、第六鳍部部分作为第四源极，横跨所述第五鳍部部分、第六鳍部的第三栅极部分、第三源极和第二漏极共同构成第二下拉晶体管，所述第四栅极、第四源极和第二漏极共同构成第二传输晶体管；
[0017]位于所述第一栅极两侧第三鳍部部分的第五源极和第三漏极，所述第五源极和第一源极位于第一栅极同一侧，所述第五源极、第三漏极和横跨所述第三鳍部的第一栅极部分共同构成第一上拉晶体管；
[0018]位于所述第三栅极两侧第四鳍部部分的第六源极和第四漏极，所述第六源极和第三源极位于第三栅极同一侧，所述第六源极、第四漏极和横跨所述第四鳍部的第三栅极部分共同构成第二上拉晶体管；
[0019]在所述基底上形成层间介质层，所述层间介质层上表面和第一栅极、第二栅极、第三栅极和第四栅极上表面持平；
[0020]对所述层间介质层进行第一图形化，在所述层间介质层中形成第一沟槽，所述第一沟槽横跨所述第一漏极所在部分高度的第一鳍部部分、第二鳍部部分和所述第三漏极所在第三鳍部部分；
[0021]对所述层间介质层进行第二图形化，在所述层间介质层中形成第二沟槽，所述第二沟槽横跨所述第二漏极所在部分高度的第五鳍部部分、第六鳍部部分和所述第四漏极所在第四鳍部部分；
[0022]在所述第一沟槽中形成第一金属层和在所述第二沟槽中形成第二金属层。
[0023]可选地，在形成所述第一金属层和第二金属层之前，对所述层间介质层进行第三图形化，在所述层间介质层中形成第三沟槽，所述第三沟槽横跨所述第一源极所在部分高度的第一鳍部部分、第二鳍部部分；
[0024]对所述层间介质层进行第四图形化，在所述第一介质中形成第四沟槽，所述第四沟槽横跨所述第五源极所在部分高度的第三鳍部部分；
[0025]在所述第三沟槽形成第三金属层和在所述第四沟槽中形成第四金属层。
[0026]可选地，在形成所述第一金属层和第二金属层之前，对所述层间介质层进行第五图形化，在所述层间介质层中形成第五沟槽，所述第五沟槽横跨所述第三源极所在部分高度的第五鳍部部分、第六鳍部部分；
[0027]对所述层间介质层进行第六图形化，在所述第一介质中形成第六沟槽，所述第六沟槽横跨所述第六源极所在部分高度的第四鳍部部分；
[0028]在所述第五沟槽形成第五金属层和在所述第六沟槽中形成第六金属层。
[0029]可选地，在所述第一图形化过程中，还在所述层间介质层中形成第三沟槽，和在所述第二图形化过程中，还在所述层间介质