一种或非型闪存的浮栅的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种或非型闪存的浮栅的制作方法。
【背景技术】
[0002]或非型闪存(NOR Flash)属于一种非易失性闪存，其特点是应用程序可以直接在闪存内运行，不必再把代码读到系统随机存储器中，从而使其具有较高的传输效率，因此，NOR Flash得到了广泛的应用。
[0003]随着NOR Flash的相关技术的不断发展，在65nm及以下节点NOR Flash的制作工艺上，由于存储单元的特征尺寸进一步缩小，导致相应工艺的许多方面面临新的挑战，特别是浅沟槽隔离的填充和浮栅的填充这一对矛盾的工艺，在NOR Flash的制作过程中，平衡起来变得越来越困难。
[0004]图1a-图1f是根据现有技术的NOR Flash的浮栅的制作方法对应的结构剖面图。在现有技术中，在65nm左右节点NOR Flash的浮栅的制作方法如下:
[0005](I)参见图la，在衬底101上依次采用炉管工艺形成衬垫氧化层102以及衬垫氮化娃层103并采用化学气相淀积(Chemical Vapor Deposit1n,简称CVD)工艺形成抗反射层 104 ；
[0006](2)参见图lb，进行光刻以及刻蚀，形成有源区105和沟槽106 ；
[0007](3)参见图lc，衬垫氮化硅层103回刻蚀以及对沟槽106进行槽内壁隔离层氧化，然后在沟槽106中形成浅沟槽隔离107 (可采用高深宽比(High Aspect Rat1 Process,简称HARP)填充工艺或者高浓度等离子体(High Density Plasma，简称HDP)化学气相淀积工艺)，并采用化学机械研磨(Chemical Mechanical Polishing,简称CMP)工艺进行平坦化至衬垫氮化娃层103的表面；
[0008](4)参见图ld，采用磷酸剥离衬垫氮化硅层103 ；
[0009](5)参见图le，进行调整存储单元的阈值电压的离子注入(在图中用位于有源区105边界附近的虚线表示注入的离子，在后续步骤的剖面图中皆同)并采用氢氟酸湿法工艺去掉衬垫氧化层102 ；
[0010](6)参见图lf，采用炉管工艺形成隧道氧化层108以及采用低压化学气相淀积(Low Pressure Chemical Vapor Deposit1n,简称 LPCVD)工艺淀积多晶娃并形成 NORFlash的浮栅109。
[0011]参见图lc，需要注意的是，由于有源区105的节距(图1c中的Line与Space之和)是固定值，如果有源区105的Space太小或者浅沟槽隔离107的底部角度A太大，在进行浅沟槽隔离107的填充时，很容易产生空洞1071，使得后续形成氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，简称0N0)时变得困难以及在浮栅109的侧壁上的0N0深度会产生变化，从而影响0N0电容耦合率的均匀性，并最终造成NOR Flash的良品率降低。然而，为了使填充浅沟槽隔离107时不产生空洞，则需要使有源区105的Space尽可能大以及使浅沟槽隔离107的底部角度A尽量小，相应地，有源区105的Line会变小，这样使得浮栅109的厚度与其宽度的比值变大，在进行浮栅109的填充时，会容易产生空洞1091(参见图lf)，并且后续形成的ONO进入空洞里，会导致NOR Flash的控制栅与浮栅耐压降低甚至短路，从而引起NOR Flash的良品率及可靠性降低。另外，由于隧道氧化层108是在浅沟槽隔离107之后才形成的，不可避免地在隧道氧化层108和浅沟槽隔离107接触的边缘位置(图1f中椭圆虚线所包围的B位置)会出现隧道氧化层108变薄。
【发明内容】
[0012]本发明实施例提供了一种或非型闪存的浮栅的制作方法，在确保与现有技术一样的ONO电容的耦合率的情况下，解决了现有技术中浅沟槽隔离的填充和浮栅的填充平衡起来困难以及隧道氧化层与浅沟槽隔离接触的边缘位置出现隧道氧化层变薄的技术问题。
[0013]本发明实施例提供了一种或非型闪存的浮栅的制作方法，包括:
[0014]在衬底上依次形成隧道氧化层、第一浮栅层和绝缘层；
[0015]形成浅沟槽隔离、隧道氧化层结构、第一浮栅层结构和绝缘层结构，其中所述浅沟槽隔离延伸进入所述衬底中；
[0016]去除所述绝缘层结构，露出浅沟槽隔离的第一部分；
[0017]横向去除部分所述浅槽隔离的第一部分；以及
[0018]在所述第一浮栅层结构上形成第二浮栅层结构，所述第一浮栅层结构和所述第二浮栅层结构构成所述或非型闪存的浮栅。
[0019]进一步地，在形成所述隧道氧化层之前进行离子注入。
[0020]进一步地，所述隧道氧化层的制作工艺为炉管工艺或原位水汽生成工艺；
[0021]所述隧道氧化层的厚度为70埃至100埃。
[0022]进一步地，所述形成浅沟槽隔离、隧道氧化层结构、第一浮栅层结构和绝缘层结构的步骤包括:
[0023]在所述绝缘层上依次形成抗反射层和光刻胶层；
[0024]对光刻胶层图案化以露出部分所述抗反射层；
[0025]刻蚀露出的抗反射层以及下方的绝缘层、第一浮栅层、隧道氧化层以及部分衬底，刻蚀掉的部分形成沟槽，未被刻蚀掉的绝缘层、第一浮栅层、隧道氧化层分别形成所述绝缘层结构、第一浮栅层结构和隧道氧化层结构；
[0026]去除所述光刻胶层和抗反射层；
[0027]在所述沟槽中形成氧化物层，并得到所述浅沟槽隔离。
[0028]进一步地，在所述沟槽中形成氧化物层的步骤采用高密度等离子体化学气相淀积工艺或高深宽比填充工艺。
[0029]进一步地，所述第一浮栅结构的厚度为200埃至400埃。
[0030]进一步地，横向去除部分所述浅槽隔离的第一部分的步骤采用氢氟酸湿法刻蚀工艺。
[0031]进一步地，所述第二浮栅结构的厚度为600埃至800埃，其中，第二浮栅的厚度与其横向宽度的比值为0.75至I。
[0032]本发明实施例提出的或非型闪存的浮栅的制作方法，通过在浅沟槽隔离的填充之前先形成第一浮栅层结构以及在浅沟槽隔离的填充之后再形成第二浮栅层结构，并且由第一浮栅层结构和第二浮栅层结构来构成或非型闪存的浮栅，这样可以有效地平衡浅沟槽隔离的填充和浮栅的填充这一对矛盾的工艺；通过在浅沟槽隔离形成之前先形成隧道氧化层可以有效地改善浅沟槽隔离与隧道氧化层接触的边缘位置隧道氧化层变薄；通过横向去掉部分的浅沟槽隔离使第二浮栅层结构的宽度与现有技术的浮栅的宽度相同，能够得到同现有技术一样的ONO电容的耦合率，从而提高了或非型闪存的良品率和可靠性。
【附图说明】
[0033]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0034]图1a-图1f是根据现有技术的NOR Flash的浮栅的制作方法的各步骤对应的结构首1J面图；
[0035]图2是根据本发明实施例的NOR Flash的浮栅的制作方法的流程图；
[0036]图3a-图3e是根据本发明实施例的NOR Flash的浮栅的制作方法的各步骤对应的结构剖面图。
【具体实施方式】
[0037]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0038]在图2和图3a-图3e中示出了本发明的实施例。
[0039]图2是根据本发明实施例的NOR Flash的浮栅的制作方法的流程图。如图2所示，所述NOR Flash的浮栅的制作方法包括以下步骤:
[0040]步骤S201、在衬底上依次形成隧道氧化层、第一浮栅层和绝缘层。
[0041]图3a是根据本实施例的NOR Flash的浮栅的制作方法在本步骤中对应的结构剖面图。参照图3a，在衬底301上依次形成隧道氧化层302、第一浮栅层3031和绝缘层304。其中，所述衬底301通常可以用硅来制作。
[0042]可选地，所述隧道氧化层302的制作工艺可以为炉管工艺或原位水汽生成(In-Situ Steam Generat1n,简称ISSG)工艺；所述隧道氧化层302的厚度为70埃至100埃。其中，炉管主要用于低压化学气相淀积工艺，包括多晶硅的形成、氮化硅以及二氧化硅的形成等；原位水汽生成是一种新型低压快速氧化热退火技术，目前主要用于超薄氧化薄膜生长、牺牲氧化层以及氮氧薄膜的制备等。
[0043]此外，隧道氧化层302的材料可以选择二氧化硅，由于其具有高度稳定的化学性和电绝缘性，对于后续形成的浮栅结构和有源区起到隔离的作用。
[0044]需要说明的是，由于本发明实施例中的隧道氧化层302在浅沟槽隔离形成之前就生长好了，因此，与现有技术相比，本发明实施例中不会出现隧道氧化层302与后续形成的浅沟槽隔离接触的边缘位置隧道氧化层302变薄的现象。
[0045]可选地，在形成所述隧道氧化层302之前进行离子注入。所述离子注入的目的是形成高压阱以及调整存储单元的初始阈值电压，并且可以根据所需要的存储单元的初始阈值电压来决定需要注入的离子浓度。如果注入的离子浓度越高，相应地，存储单元的初始阈值电压也会变得越大。在图3a中，位于衬底301与隧道氧化层302交界处的衬底301侧的虚线表示的是调整存储单元的初始阈值电压而注入的离子，并且以下与各步骤对应结构剖面图中在该位置的虚线皆表示调整存储单元的初始阈值电压而注入的离子。
[0046]进一步地，所述第一浮栅层303的材料为多晶硅，可以采用低压化学气相淀积工艺来形成。所述绝缘层304的材料可以为氮化硅，可以采用炉管工艺来形成。其中，绝缘层304的厚度可以为800埃到1000埃。
[0047]步骤S202、形成浅沟槽隔离、隧道氧化层结构、第一浮栅层结构和绝缘层结构，其中浅沟槽隔离延伸进入衬底中。
[0048]图3b是根据本实施例的NOR Flash的浮栅的制作方法在本步骤中对应的结构剖面图。参照图3b，在步骤S201的基础上，形成了浅沟槽隔离306、隧道氧化层结构302’、第一浮栅层结构3032和绝缘层结构304’，其中浅沟槽隔离306延伸进入衬底中。
[0049]在本实施例中，可选地，形成浅沟槽隔离、隧道氧化层结构、第一浮栅层结构和绝缘层结构的步骤可以包括:在绝缘层上依次形成抗反射层和光刻胶层；对光刻胶层图案化以露出部分抗反射层；刻蚀露出的抗反射层以及下方的绝缘层、第一浮栅层、