石墨烯场效应晶体管的制作方法
【技术领域】
[0001] 本发明设及半导体结构和制造方法，并且更具体地设及石墨締场效应晶体管 师T)。
【背景技术】
[0002] 在过去数十年里，半导体行业已经能够通过娃基器件的缩小维持器件性能的持续 改进。然而，相信该方法不久将面临科学和技术两者上的限制，并且已经努力致力于寻求备 选的器件技术。一种该样的备选方案是在半导体结构中使用石墨締。
[0003] 石墨締是蜂巢晶格中键合的碳原子层。石墨締具有高载流子迁移率W及低噪声， 允许其用作对FET的沟道中的娃的替代。本征石墨締是半金属或零隙半导体，其中E-k关 系在两维六边形布里渊区的六个角附近的低能量下是线性的，导致电子和空穴的零有效质 量。石墨締在室温下具有高电子迁移率，具有15, 000cm2V4s4的报告值。而且，石墨締电阻 率非常低，例如低于银的电阻率，银是当前已知的室温下最低电阻率的物质。测量显示，石 墨締具有比钢铁大200倍的抗断强度，其中拉伸强度为130GPa。附加地，对于基底平面热导 率而言，石墨締具有可与金刚石相当的热特性。关于光特性，由于普遍的光吸收和零带隙， 石墨締在可见光到近红外区域区间的强激励下可W容易地饱和，该允许在超快光学中的应 用。
[0004] 因此，本领域中存在对于克服上述缺陷和限制的需求。
【发明内容】
[0005] 在本发明的第一方面中，一种制造半导体结构的方法包括在巧轴（mamlrel)的侧 壁上形成种子材料。该方法还包括在种子材料上形成石墨締场效应晶体管（FET)。该方法 还包括去除种子材料。
[0006] 在本发明的另一方面中，一种形成半导体结构的方法包括；在半导体衬底上形成 巧轴；在所述巧轴的第一侧壁和第二侧壁上形成牺牲种子材料；W及在所述巧轴的所述第 一侧壁和第二侧壁上的牺牲种子材料上形成石墨締层。该方法还包括；在所述石墨締层上 形成源极电极和漏极电极；在所述源极电极、所述漏极电极和所述石墨締层上形成栅极电 介质；W及在所述栅极电介质上形成栅极电极。该方法还包括：在所述源极电极、漏极电极 和栅极电极之上形成绝缘体材料；在所述绝缘体材料中形成通气孔；W及通过所述通气孔 去除所述牺牲种子材料。
[0007] 在本发明的又一方面中，一种半导体结构包括；衬底上的巧轴，所述巧轴具有相对 于所述衬底的上表面成锐角布置的侧壁。该结构还包括；石墨締场效应晶体管（FET)，构造 并布置在巧轴的所述侧壁上。
[000引在本发明的又一方面中，一种半导体结构包括：石墨締层，具有相对于衬底的上表 面成第一角度布置的第一部分、相对于所述衬底的上表面成第二角度布置的第二部分W及 布置在所述第一部分和所述第二部分之间的第=部分，其中所述第一角度不同于所述第二 角度。该结构还包括；在所述第一部分上的第一石墨締场效应晶体管（FET) 及在所述第 二部分上的第二石墨締阳T。
[0009] 在本发明的另一方面中，提供一种设计结构，其在机器可读存储介质中有形地体 现，用于设计、制造或测试集成电路。该设计结构包括本发明的结构。在其它一些实施例 中，编码于机器可读数据存储介质上的硬件描述语言（皿L)设计结构包括当在计算机辅助 设计系统中处理时产生石墨締FET的机器可执行表示的元素，该石墨締FET的机器可执行 表示包括本发明的结构。在另外的其它一些实施例中，提供一种计算机辅助设计系统中的 方法，用于产生石墨締FET的功能设计模型。该方法包括产生石墨締FET的结构元素的功 能性表示。
【附图说明】
[0010] 参考示出的多个附图，通过本发明示例性实施例的非限制性示例，在下面的详细 描述中描述本发明。
[0011] 图1至图17示出根据本发明方面的处理步骤和结构；化及 [001引图18是半导体设计、制造和/或测试中使用的设计工艺的流程图。
【具体实施方式】
[0013] 本发明设及半导体结构和制造方法，并且更具体地设及石墨締场效应晶体管 (FET)。根据本发明的一些方面，用作FET中的沟道的石墨締生长在牺牲材料上，牺牲材料 布置在巧轴的侧壁上。在一些实施例中，源极/漏极电极、栅极电介质和栅极电极形成在石 墨締上，并且随后去除牺牲材料。W此方式，在晶片级别形成垂直石墨締FET，而无需使用转 移工艺。
[0014] 石墨締当前正用于场效应晶体管（FET)和集成电路（1C)中。然而，单片石墨締难 W生产，并且更难W形成在合适的衬底上。例如，通常通过W下方式来利用石墨締；在第一 衬底上生长石墨締并且然后将石墨締转移到第二衬底，例如称为剥落（exfoliation)、转移 等。该样的转移工艺设及大量制造步骤并且导致高成本和低产量。
[0015] 图1至图17示出了根据本发明一些方面的处理步骤和结构。具体地，图1示出了 经历了CMOS处理的半导体结构5的一部分的截面。半导体结构5可W包括衬底10。衬底 10可W由任意合适材料或材料组合来组成，诸如渗杂或未渗杂的娃、玻璃等。例如，衬底可 W包括绝缘体上半导体（SOI)，例如具有掩埋绝缘体层，或体材料衬底，例如具有通常称为 阱的适当渗杂区域。
[0016] 在一些实施例中，在衬底10上形成绝缘体层15。绝缘体层15可W包括诸如SiN 等之类的任意合适的电绝缘体材料，并且可W使用诸如化学气相沉积（CVD)等之类的常规 半导体处理技术形成。
[0017]仍参照图1，在绝缘体层15上形成至少一个巧轴20a、2化等。尽管图1中示出两 个巧轴20a和20b，但应理解到，在本发明范围内可W使用任意数目的巧轴。每个巧轴20a 和2化包括电绝缘体材料，该电绝缘体材料具有相对于衬底10的上表面成角度（例如锐角 和/或非零角度）布置的第一侧壁和第二侧壁。第一侧壁和第二侧壁可W相对于衬底10 的上表面布置成不同角度。例如，每个巧轴20a和20b的截面可W具有基本梯形形状。在 一些实施例中，巧轴20a和2化包括Si化，但是在本发明范围内可W使用任意合适绝缘体材 料。可W使用诸如沉积、掩蔽和刻蚀之类的常规半导体处理技术形成巧轴20a和20b。
[001引例如，可W通过首先在绝缘体层15上形成一层巧轴材料（例如使用CVD形成的Si02层）同时地形成任意期望数目的巧轴。然后可W通过在巧轴材料层上形成光致抗蚀剂 材料层来提供光掩膜，使光致抗蚀剂材料暴露于光图案，并且对曝光的光致抗蚀剂材料进 行显影。然后可W使用诸如反应离子刻蚀化IE)的刻蚀工艺，通过去除巧体材料层的未被 光掩膜覆盖的部分，在巧体材料层中形成图案（例如开口）。在刻蚀之后，可W使用常规灰 化或剥离工艺来去除光掩膜。在掩蔽和刻蚀之后保留的巧体材料层的未刻蚀部分形成巧轴 20a和20b。通过使用锥形抗蚀剂剖面，例如利用半色调化alf-tone)掩膜，或者通过在刻 蚀步骤期间或者在刻蚀步骤之前特意腐蚀抗蚀剂的部分，可W将巧轴20a和20b设置成具 有成角度的侧壁，例如基本梯形形状。
[0019] 如图2所示，在巧轴20a和2化W及绝缘体层15的上表面上形成牺牲种子材料25。 根据本发明的一些方面，牺牲种子材料25用作用于形成石墨締的种子材料，如该里更具体 描述的那样。在一些实施例中，牺牲种子材料25包括约lOnm到约500nm厚且使用瓣射工 艺形成的Ni(镶）层，但在本发明范围内可W使用其它合适材料、厚度和/或沉积工艺。
[0020] 如图3所示，对牺牲种子材料25进行构图，使得牺牲种子材料25不从一个巧轴 20a持续延伸到另一巧轴20b。可诸如使用光刻掩蔽和刻蚀之类的任意期望方式构图 牺牲种子材料25。在实施例中，牺牲种子材料25在构图之后保留在巧轴20a和2化上。
[0021] 图4示出了巧轴20a和2化上的