用于穿硅通孔的平台结构的制作方法
【专利说明】用于穿硅通孔的平台结构
[0001]相关申请的交叉引用
[0002]本申请要求2012年12月21日提交的标题为“LANDING STRUCTURE FORTHROUGH-SILICON VIA”的美国专利申请N0.13/725917的优先权，通过引用的方式将该美国专利申请的全部公开内容并入本文。
技术领域
[0003]本公开内容的实施例总体上涉及集成电路领域，并且更具体地涉及与使用管芯的互连层来形成用于穿硅通孔的平台(landing)结构相关联的技术和构造。
【背景技术】
[0004]诸如IC管芯(下文称为管芯)等集成电路(IC)器件和相关联的封装构造不断缩小到更小的尺寸，以适应移动计算设备和其它小形状因子实施方式。用于耦合IC器件的一种正在兴起的解决方案可以包括形成穿过管芯的背面的穿硅通孔(TSV)，以提供穿过该管芯的用于另一管芯的电路由。然而，在管芯的正面提供用于TSV的平台结构可能有挑战性。例如，TSV可能具有比当前管芯的互连层中所图案化的互联结构的设计规则所允许的最大尺寸大得多的尺寸。TSV的尺寸与设计规则的尺寸之间存在的这种差异可能妨碍与TSV的尺寸相当的单个连续平台结构的形成，尤其是对于最接近管芯的半导体衬底上形成的晶体管的较低互连层，在这些层中设计规则比较高互连层更加严格。互连结构的形成中的覆盖和临界尺寸变化可能进一步加剧该挑战。可能期望的是将用于从互连层中的半导体衬底的背面形成的TSV的平台结构设置成最接近管芯的半导体衬底，以避免与贯穿多个互连层来连接到平台结构相关联的挑战。
【附图说明】
[0005]通过结合附图参考以下【具体实施方式】能够容易地理解实施例。为了便于描述，类似的附图标记表示类似的结构元件。在附图的图中通过示例的方式而非限制的方式示出了实施例。
[0006]图1示意性地示出了根据一些实施例的晶片形式和单一化形式的管芯的示例性顶视图。
[0007]图2示意性地示出了根据一些实施例的集成电路(IC)封装组件的示例性截面侧视图。
[0008]图3示意性地示出了根据一些实施例的管芯的具有用于穿硅通孔(TSV)的平台结构的部分的示例性截面侧视图。
[0009]图4A-K示意性地示出了根据一些实施例的在各种制造操作之后的平台结构。
[0010]图4A示意性地示出了根据一些实施例的在器件层上形成第一沟槽层之后的平台结构的示例性顶视图。
[0011]图4B示意性地示出了根据一些实施例的图4A的平台结构的示例性截面图。
[0012]图4C示意性地示出了根据一些实施例的在第一沟槽层上形成第二沟槽层之后的平台结构的示例性顶视图。
[0013]图4D示意性地示出了根据一些实施例的图4C的平台结构的示例性截面图。
[0014]图4E示意性地示出了根据一些实施例的在第一沟槽层上形成第一通孔层之后的平台结构的示例性顶视图。
[0015]图4F示意性地示出了根据一些实施例的图4E的平台结构的示例性截面图。
[0016]图4G示意性地示出了根据一些实施例的图4E的平台结构的替代构造的示例性截面图。
[0017]图4H示意性地示出了根据一些实施例的图4E的平台结构的另一个示例性截面图。
[0018]图41示意性地示出了根据一些实施例的图4E的平台结构的又一个示例性截面图。
[0019]图4J示意性地示出了根据一些实施例的图4E的平台结构的再一个示例性截面图。
[0020]图4K示意性地示出了根据一些实施例的在第二沟槽层上形成一个或多个互连层并且去除器件层的材料以暴露平台结构之后的平台结构的示例性截面图。
[0021]图5是根据一些实施例的制造具有用于TSV的平台结构的管芯的方法的流程图。
[0022]图6示意性地示出了根据一些实施例的可以包括具有本文中描述的平台结构的一个或多个部件的计算设备。
【具体实施方式】
[0023]本公开内容的实施例包括与使用互连层来形成用于穿硅通孔(TSV)的平台结构(例如，平台焊盘)相关联的技术和构造。在以下描述中，将使用本领域技术人员通常用来向本领域其它技术人员传达其工作的实质的术语来描述说明性实施方式的各个方面。然而，对于本领域技术人员而言显而易见的是，可以仅利用所描述的方面中的一些来实践本发明。出于解释的目的，阐述了具体数字、材料和构造，以提供对说明性实施方式的透彻理解。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本发明。在其它实例中，省略或简化了公知的特征，以避免使说明性实施方式难以理解。
[0024]在以下【具体实施方式】中，将参考形成该【具体实施方式】的一部分的附图，在附图中，始终以类似的附图标记表示类似的部分，并且在附图中以说明的方式示出了可以实践本公开内容的主题内容的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其它实施例，并且可以做出结构或逻辑上的改变。因此，不应在限制的意义上考虑以下【具体实施方式】，实施例的范围由所附权利要求及其等同物来限定。
[0025]出于本公开内容的目的，短语“A和/或B”表示㈧、⑶或(A和B)。出于本公开内容的目的，短语“A、B和/或C”表示(A)、⑶、(C)、(A和B)、(A和C)、(B和C)或者(A、B 和 C) ο
[0026]说明书可以使用基于透视的描述，例如顶部/底部、水平/垂直、内/外、之上/之下等。这种描述只是用于方便论述，而不是要将本文中描述的实施例的应用限制于任何特定取向。
[0027]描述可以使用短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个。此外，相对于本公开内容的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
[0028]本文中可以使用术语“与……耦合”及其衍生词。“耦合”可以表示以下陈述中的一个或多个。“耦合”可以表示两个或更多元件直接物理或电接触。然而，“耦合”也可以表示两个或更多元件彼此间接接触，但是仍然相互协作或相互作用，并且可以表示一个或多个其它元件耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。
[0029]在各种实施例中，短语“形成、沉积或设置在第二特征上的第一特征”可以表示第一特征形成、沉积或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(在第一特征与第二特征之间具有一个或多个其它特征)。
[0030]图1示意性地示出了根据一些实施例的晶片形式10和单一化形式100的集成电路(IC)管芯(下文为“管芯101”)的示例性顶视图。在一些实施例中，管芯101可以是晶片11的多个管芯(例如，管芯101、101a、1lb)的其中之一。晶片11可以包括由诸如硅(Si)或其它适当半导体材料之类的半导体材料构成的半导体衬底。各个管芯可以包括形成在晶片11的表面上的电路103。例如，电路103可以包括有源层(例如，图2-3的有源层202)，其包括本文中描述的平台结构(例如，图3的平台结构314)。管芯(例如，管芯101、101a、101b)中的每一个可以是包括本文中描述的用于穿硅通孔(例如，图3的穿硅通孔204a)的平台结构(例如，图3的平台结构314)的半导体产品的重复单元。管芯可以与例如结合图2-3描述的实施例一致。
[0031]在半导体产品的制造过程完成之后，晶片11可以经历单一化过程，其中，管芯中的每一个(例如，管芯101)被彼此分离，以提供半导体产品的分立“芯片”。晶片11可以具有各种尺寸中的任何尺寸。在一些实施例中，晶片11具有从大约25.4mm到大约450_的范围内的直径。在其它实施例中，晶片11可以包括其它尺寸和/或其它形状。根据个字实施例，本文中描述的平台结构可以是晶片形式10或单一化形式100的管芯101的部分，这取决于晶片11是否被单一化。本文中描述的平台结构可以合并到管芯101中，用于逻辑或存储器或其组合。
[0032]图2示意性地示出了根据一些实施例的集成电路(IC)封装组件200的示例性截面侧视图。根据各种实施例，IC封装组件200表示使用管芯互连206a与封装衬底210耦合的第一管芯201a和使用管芯互连206b与第一管芯201a耦合的第二管芯201b的一个示例性堆叠构造。图3示意性地示出了根据一些实施例的管芯的具有用于穿硅通孔(TSV) 204a的平台结构(例如，由314指示的互连结构352a、352b，下文为“平台结构314”)的部分300的示例性截面侧视图。例如，图3可以描绘根据各种实施例的图2的第一管芯201a的部分300。TSV 204a可以是图2的一个或多个TSV(下文为“TSV 204”)中的TSV。
[0033]参考图2和图3，在一些实施例中，第一管芯201a可以包括处理器并且第二管芯201b可以包括存储器。在其它实施例中，第一管芯201a和/或第二管芯201b可以被配置为执行其它功能。例如，在一些实施例中，第一管芯201a可以被配置为用作存储器、特殊应用集成电路(ASIC)、处理器、或它们的组合。
[0034]在所描绘的构造中，第一管芯201a与封装衬底210以倒装芯片构造耦合，并且第二管芯201b与第一管芯201a以倒装芯片构造耦合。IC封装组件200不限于图2中描绘的构造，并且IC封装组件200在其它实施例中可以包括各种各样的其它适当构造。例如，在一些实施例中，额外的管芯可以堆叠在第二管芯201b上，和/或第一管芯201a可以与除封装衬底210以外的部件耦合。在一些实施例中，IC封装组件200可以包括例如倒装芯片和引线接合技术、内插器、包括片上系统(SoC)构造和/或封装上封装(PoP)构造的多芯片封装构造的组合，以路由电信号。
[0035]在一些实施例中，第一管芯201a可以包括