基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法
【技术领域】
[0001]本发明涉及半导体器件制作即使领域，具体涉及一种基于SOI衬底的单杂质原子无结硅纳米线晶体管及其制备方法。
【背景技术】
[0002]随着集成电路制造技术的不断进步，当前金属-氧化物-半导体场效应晶体管(MOSFET)的技术结点已进入到14nm阶段，器件物理栅长已经小于20nm，器件结构也逐渐从平面结构发展到硅纳米线的三维结构。伴随着器件尺寸的持续缩小，其面临的挑战也越来越大，因此基于新原理的纳米电子器件成为研宄的热点。
[0003]在普通的反型模式晶体管中，沟道区与源漏区的掺杂类型不同，有pn结的形成。随着器件尺寸缩小，当器件栅长小到1nm量级时，要在沟道两端几个纳米内实现掺杂浓度以及掺杂类型的突变，实现非常高的掺杂浓度梯度，给离子注入工艺和其后的退火工艺带来了巨大挑战。而无结晶体管实现了沟道区与源漏区的统一重掺杂，在沟道方向上不存在掺杂浓度和类型的改变，大大简化了器件制备的工艺难度。目前已有多个研宄组在绝缘体上的硅(SOI)衬底上成功实现了无结硅纳米线晶体管，获得了可以与传统反型模式晶体管想比拟甚至更好的性能。
[0004]无结硅纳米线晶体管的导通需要在重掺杂的硅纳米线沟道，在硅纳米线内有着一定数量的掺杂原子参与导电。而随着器件尺寸的继续缩小，硅纳米线和栅长的不断缩小，导电沟道内杂质原子数目必将不断减少，而最极端情况的就是单杂质原子晶体管。
[0005]单杂质原子晶体管与单电子晶体管类似，器件在正常工作时载流子的传输是以极少量甚至单个电子进行输运。因此器件工作时具有非常小的漏极电流，对于低功耗的电路设计有着潜在的应用价值。单杂质原子晶体管中的单个杂质原子，就相当于单电子晶体管中在源漏之间的量子点结构。因此，单杂质原子晶体管会在输运过程中产生库仑阻塞效应。
[0006]本发明提出了一种利用聚焦离子束技术制备单杂质原子晶体管的方法，可以精确控制在硅纳米线内杂质原子的数目，为单原子晶体管的制备开辟了一条技术路线。
【发明内容】
[0007]有鉴于此，本发明的主要目的在于提供一种基于SOI衬底的单杂质原子无结硅纳米线晶体管及制备方法，具有结构简化和实现了离子注入数目的精确控制。
[0008]为达到上述目的，本发明提供了一种基于SOI衬底的单杂质原子无结硅纳米线晶体管，包括:
[0009]一 SOI 衬底；
[0010]一源区，该源区是通过刻蚀SOI衬底的顶层硅得到，其位于SOI衬底上面的一侧；
[0011]一漏区，该漏区是通过刻蚀SOI衬底的顶层硅得到，其位于SOI衬底上面的另一侧；
[0012]一硅纳米线，该硅纳米线位于SOI衬底上，该硅纳米线连接源区与漏区；
[0013]一绝缘介质薄膜层，该绝缘介质薄膜层制作于该硅纳米线以及源区、漏区的表面；
[0014]一多晶硅栅条，该栅条制作于源区与漏区之间的硅纳米线上及两侧，并垂直于硅纳米线，在多晶硅栅条的两侧暴露出部分绝缘介质薄膜层；
[0015]一源电极，该源电极制作于源区上；
[0016]一漏电极，该漏电极制作于漏区上；以及
[0017]一栅电极，该栅电极制作于栅条上。
[0018]本发明还提供一种基于SOI衬底的单杂质原子无结硅纳米线晶体管的制备方法，包括如下步骤:
[0019]步骤1:在SOI衬底的顶层硅上制作单原子晶体管的硅纳米线、源区和漏区图形，刻蚀；
[0020]步骤2:在硅纳米线、源区和漏区的表面和侧壁上生成S12缓冲层；
[0021]步骤3:在硅纳米线的中间部分覆盖电子束抗蚀剂；
[0022]步骤4:对未覆盖电子束抗蚀剂的硅纳米线、源区和漏区进行掺杂；
[0023]步骤5:去除覆盖在硅纳米线的电子束抗蚀剂和在硅纳米线、源区和漏区表面和侧壁上生成S12缓冲层；
[0024]步骤6:采用聚焦离子束技术，在硅纳米线的中间部分实现单个杂质原子的注入；
[0025]步骤7:快速退火激活掺杂的杂质原子；
[0026]步骤8:在硅纳米线、源区、漏区和暴露的衬底表面生长绝缘介质薄膜层；
[0027]步骤9:在绝缘介质薄膜层上覆盖多晶硅栅层，并对多晶硅栅层进行离子注入掺杂;
[0028]步骤10:在多晶硅栅层上刻蚀出多晶硅栅条；以及
[0029]步骤11:在源区、漏区和多晶硅栅条上分别制作源电极、漏电极和栅电极，完成器件的制备。
[0030]从上述技术方案可以看书，本发明具有以下有益效果:
[0031](I)本发明提供的基于SOI衬底的单杂质原子无结硅纳米线晶体管的制备方法，通过引入改进的聚焦离子束技术，定位在硅纳米线上注入单个杂质原子，可以实现杂质原子数目和位置的精确可控性，能够在SOI衬底上制备出单原子晶体管。
[0032](2)本发明提供的基于SOI衬底的单杂质原子无结硅纳米线晶体管的制备方法，使用了改进的聚焦离子束技术，有效利用了仪器设备，实验室实现较为简单。
[0033](3)本发明提供的基于SOI衬底的单杂质原子无结硅纳米线晶体管的制备方法，可以通过热氧化有效减小沟道区硅纳米线的有效横截面积，实现器件的小型化。
【附图说明】
[0034]为进一步说明本发明的技术内容，结合实施例和附图详细说明如下:
[0035]其中:
[0036]图1为本发明提供的基于SOI衬底的单杂质原子晶体管的三维结构示意图；
[0037]图2为本发明提供的基于SOI衬底的单杂质原子无结硅纳米线晶体管的制备方法流程图。
【具体实施方式】
[0038]请参阅图1所示，本发明提供一种基于SOI衬底的单杂质原子无结硅纳米线晶体管，包括:
[0039]— SOI衬底1，从上到下，包括顶层硅、埋氧层和背衬底三层结构；
[0040]一源区2，该源区2是通过刻蚀SOI衬底I的顶层硅得到，其位于SOI衬底I上面的一侧；
[0041]一漏区3，该漏区3是通过刻蚀SOI衬底I的顶层硅得到，其位于SOI衬底I上面的另一侧；
[0042]一硅纳米线4，该硅纳米线4位于SOI衬底I上，该硅纳米线4连接源区2与漏区3 ；
[0043]其中源区2、漏区3和未被多晶硅栅条包裹的硅纳米线4采用N型或P型掺杂，掺杂浓度为118-1O19Cnr3量级；
[0044]一绝缘介质薄膜层(图中未示)，该绝缘介质薄膜层制作于该硅纳米线4以及源区2、漏区3的表面，所述该绝缘介质薄膜层采用的材料为S12、氮氧化物、Hf02、Si3N4、Zr02、Ta2O5、BST 或 PZT ；
[0045]一多晶硅栅条8，该栅条8制作于源区2与漏区3之间的硅纳米线4上及两侧，并垂直于硅纳米线4，在多晶硅栅条8的两侧暴露出部分绝缘介质薄膜层，所述被多晶硅栅条8包裹的硅纳米线4的部分仅含有单个杂质原子，掺杂原子的类型采用N型或P型掺杂，所述多晶硅栅条8的掺杂原子的类型采用P型或N型掺杂，掺杂浓度为121-1O23cnT3量级；
[0046]一源电极9，该源电极9制作于源区2上；
[0047]—漏电极10，该漏电极10制作于漏区3上；以及
[0048]一栅电极11，该栅电极11制作于栅条8上。
[0049]请参阅图2，并结合参阅图1所示，本发明提供一种基于SOI衬底的单杂质原子无结硅纳米线晶体管的制备方法，包括如下步骤:
[0050]步骤1:利用电子束曝光技术或光刻技术在SOI衬底