率器件，其特征在于:包括金属导电层101，所述金属导电层101的一侧设置有衬底100，所述衬底100上设置有多个沟槽，所述衬底100的一侧设置有电压控制型功率器件的正面结构105，沟槽一侧的金属导电层101上设置有电位V端；所述金属导电层101与衬底100之间还有背面重掺杂区106，各沟槽内设置有沟槽导电填充物102，在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103，利用沟槽将器件背面电势引入器件内部，在沟槽之间形成相互连接的感应电荷浓度增强区104，各感应电荷浓度增强区104的宽度分别为al、a2、…、an，其中η代表感应电荷浓度增强区104的数量。
[0045]电压控制型功率器件的正面结构105包括IGBT或VDM0S。具体指的是本专利所述电压控制型功率器件可以是IGBT，也可以是VDM0S。这两种器件的正面结构中都包含有栅极，且二者的栅极均可以采用平面栅结构，也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT，采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样，采用平面栅结构的VDMOS称为平面栅VDMOS，采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
[0046]所述电位V端为背面电极，衬底100为N型时，电位V端加正偏压；衬底100为P型时，电位V端加负偏压。电压控制型功率器件为IGBT时，电位V端称为集电极，电压控制型功率器件为VDMOS时，电位V端称为漏极。所述衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石，所述衬底100的导电类型为P型或者N型。所述金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
[0047]当器件为N型衬底的IGBT时，背面重掺杂区106为P型掺杂，为P型衬底的IGBT时，背面重掺杂区106为N型掺杂；当器件为N型衬底的VDMOS时，背面重掺杂区106为N型掺杂，为P型衬底的VDMOS时，背面重掺杂区106为P型掺杂。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
[0048]所述沟槽的截面为矩形，沟槽底部1031为直线或弧线，沟槽开口宽度为3.0um，沟槽底部1031宽度为3.0um，沟槽间隔为0.5um，沟槽深度为20um。
[0049]本发明完全通过器件结构设计来实现场截止，彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致，与现行IGBT和MOS工艺兼容，不涉及外延技术，成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的，因此该效应具有随电场增强而增强的自适应特性。
[0050]实施例5
具有自适应性的场截止电压控制型功率器件，其特征在于:包括金属导电层101，所述金属导电层101的一侧设置有衬底100，所述衬底100上设置有多个沟槽，所述衬底100的一侧设置有电压控制型功率器件的正面结构105，沟槽一侧的金属导电层101上设置有电位V端；所述金属导电层101与衬底100之间还有背面重掺杂区106，各沟槽内设置有沟槽导电填充物102，在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103，利用沟槽将器件背面电势引入器件内部，在沟槽之间形成相互连接的感应电荷浓度增强区104，各感应电荷浓度增强区104的宽度分别为al、a2、…、an，其中η代表感应电荷浓度增强区104的数量。
[0051]电压控制型功率器件的正面结构105包括IGBT或VDM0S。具体指的是本专利所述电压控制型功率器件可以是IGBT，也可以是VDM0S。这两种器件的正面结构中都包含有栅极，且二者的栅极均可以采用平面栅结构，也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT，采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样，采用平面栅结构的VDMOS称为平面栅VDMOS，采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
[0052]所述电位V端为背面电极，衬底100为N型时，电位V端加正偏压；衬底100为P型时，电位V端加负偏压。电压控制型功率器件为IGBT时，电位V端称为集电极，电压控制型功率器件为VDMOS时，电位V端称为漏极。所述衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石，所述衬底100的导电类型为P型或者N型。所述金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
[0053]当器件为N型衬底的IGBT时，背面重掺杂区106为P型掺杂，为P型衬底的IGBT时，背面重掺杂区106为N型掺杂；当器件为N型衬底的VDMOS时，背面重掺杂区106为N型掺杂，为P型衬底的VDMOS时，背面重掺杂区106为P型掺杂。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
[0054]所述沟槽的截面为梯形，沟槽底部1031为直线或弧线，沟槽开口宽度为1.2um，沟槽底部1031宽度为0.8um，沟槽间隔为1.0um，沟槽深度为14um。
[0055]本发明完全通过器件结构设计来实现场截止，彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致，与现行IGBT和MOS工艺兼容，不涉及外延技术，成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的，因此该效应具有随电场增强而增强的自适应特性。
[0056]实施例6
具有自适应的场截止电压控制型功率器件，结构如图1所示: 衬底为N型衬底，材质可为硅、碳化硅、氮化镓、砷化镓、金刚石中的一种，本实施例中为N型硅衬底。本实施例中，具有自适应的场截止电压控制型功率器件是具有自适应场截止层的平面栅IGBT，可以用本领域技术人员习知的平面栅型非穿通IGBT(Non-Punch-Though IGBT, NPT-1GBT)的正面工艺制备其电压控制型功率器件的正面结构105。背面注入P型杂质并进行退火，形成P+背面重掺杂区106，后续进行沟槽制备，利用沟槽将器件背面电势引入器件内部，在沟槽之间形成相互连接的感应电荷浓度增强区104，沟槽之间A-A’和B-B’的载流子浓度分布如图4所示。
[0057]沟槽为周期排布，即沟槽之间的间距全部相同，沟槽截面形貌为矩形，沟槽底部1031为直线，沟槽宽度为lum，沟槽间隔为0.5um-l.5um，沟槽深度为2um_20um。
[0058]实施例7
本实施例中，具有自适应的场截止电压控制型功率器件是具有自适应场截止层的平面栅VDM0S，可以用本领域技术人员