形成具有栅极环绕沟道配置的纳米线装置的方法以及纳米线装置的制造方法
【技术领域】
[0001 ] 本发明通常涉及FET (场效应晶体管)半导体装置的制造，尤其涉及形成具有栅极环绕沟道(gate-all-around-channel)配置的纳米线装置的各种方法以及由此形成的半导体装置。
【背景技术】
[0002]制造例如CPU(中央处理单元)、存储装置、ASIC(专用集成电路applicat1nspecific integrated circuit)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件，其中，金属氧化物场效应晶体管(M0SFET或FET)代表一种重要类型的电路元件，其基本确定集成电路的性能。传统场效应晶体管是一种平面装置，其通常包括源区、漏区、位于该源区与该漏区之间的沟道区，以及位于该沟道区上方的栅极电极。通过设置施加于该栅极电极的电压来控制流过该场效应晶体管的电流。例如，对于NM0S装置，如果没有电压施加于栅极电极，则没有电流流过该NM0S装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NM0S装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动。为提升传统场效应晶体管的操作速度，装置设计人员已大幅降低了此类装置的沟道尺寸，从而提升开关速度并降低场效应晶体管的操作电流及电压。不过，降低场效应晶体管的沟道长度也使控制该装置的沟道区变得困难。这有时被称作短沟道效应，其中，作为主动开关的场效应晶体管的特性劣化。
[0003]与平面场效应晶体管相比，3D装置例如示例FinFET装置为三维结构。图1显示形成于半导体衬底12上方的示例现有技术FinFET半导体装置10的立体图，参考该图以在很高层面解释FinFET装置的一些基本特征。在这个例子中，FinFET装置10包括定义三个示例鳍片16的多个沟槽14、栅极结构18、侧间隙壁20以及栅极覆盖层22。鳍片16具有三维配置:高度H、宽度W以及轴向长度L。鳍片16的轴向长度L与装置10操作时在装置10中的电流行进的方向对应。由栅极结构18覆盖的鳍片16的部分是FinFET装置10的沟道区。栅极结构18通常由例如高k绝缘材料(k值为10或更大)或二氧化硅层的栅极绝缘材料层(未单独显示)以及充当装置10的栅极电极(未单独显示)的一个或多个导电材料层(例如金属和/或多晶硅)组成。
[0004]另一种已知的晶体管装置通常被称为纳米线装置。在纳米线装置中，至少该装置的沟道区由一个或多个直径极小、类似线的半导体结构组成。与上述其它类型的晶体管装置一样，通过设置施加于栅极电极的电压来控制流过纳米线装置的电流。当在栅极电极上施加适当的电压时，纳米线装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动，也就是电流流过纳米线结构。本领域的技术人员将意识到，可采用各种已知的技术来制造此类纳米线装置。因此，形成基本纳米线装置结构的制程细节将不在这里作详细说明。
[0005]随着装置尺寸缩小，在操作期间对晶体管装置的沟道区保持足够的控制正变得更具挑战性。装置设计人员已使用各种技术来确保操作期间在装置的栅极电极与装置的沟道区之间具有足够的电容耦合。如缺少适当的电容耦合，则难以控制沟道区，且可能导致装置具有不太理想的电性性能。就纳米线装置而言，装置设计人员具有此类装置，其中，栅极电极及栅极绝缘层围绕纳米结构以试图实现对沟道区的较好控制。
[0006]本揭露涉及形成具有栅极环绕沟道配置的纳米线装置或鳍式装置的各种方法以及由此形成的半导体装置，从而可减少或消除上述问题中的一个或多个。
【发明内容】
[0007]下面提供本发明的简要总结，以提供本发明的一些态样的基本理解。本
【发明内容】
并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。
[0008]—般来说，本揭露涉及形成具有栅极围绕沟道配置的纳米线装置的各种方法以及由此形成的半导体装置。这里所揭露的一种示例方法包括:除其它以外，在半导体衬底中形成鳍片；执行至少一个第一外延沉积制程，以围绕该鳍片的暴露部分形成至少一个外延半导体覆盖材料层；执行至少一个蚀刻制程，以图案化该至少一个覆盖材料层以及该鳍片，从而导致该鳍片的图案化部分位于该图案化的至少一个覆盖材料层下，该图案化的至少一个覆盖材料层具有上部以及自该上部向下延伸的多个基本垂直取向的支腿；执行至少一个蚀刻制程，以相对该图案化的至少一个覆盖材料层选择性移除该图案化鳍片，从而在该图案化的至少一个覆盖材料层下形成开口 ；环绕该至少一个覆盖材料层的该上部的至少部分形成牺牲栅极结构；伴随该牺牲栅极结构就位，执行第二外延沉积制程，以在各该基本垂直取向的支腿上形成外延半导体源/漏区；移除该牺牲栅极结构；以及环绕该至少一个覆盖材料层的该上部的至少部分形成最终栅极结构。
[0009]这里所揭露的另一种示例方法包括:除其它以外，在半导体衬底中形成鳍片；执行至少一个第一外延沉积制程，以围绕该鳍片的暴露部分形成至少一个外延半导体覆盖材料层；执行至少一个蚀刻制程，以图案化该至少一个覆盖材料层以及该鳍片，从而导致该鳍片的图案化部分位于该图案化的至少一个覆盖材料层下，该图案化的至少一个覆盖材料层具有上部以及自该上部向下延伸的多个基本垂直取向的支腿；执行至少一个蚀刻制程，以相对该图案化的至少一个覆盖材料层选择性移除该图案化鳍片，从而在该图案化的至少一个覆盖材料层下形成开口 ；环绕该至少一个覆盖材料层的该上部以及与该上部相邻的各该基本垂直取向的支腿的第一部分形成牺牲栅极结构；伴随该牺牲栅极结构就位，执行第二外延沉积制程，以在各该基本垂直取向的支腿的第二部分上形成外延半导体源/漏区；移除该牺牲栅极结构；形成绝缘材料层，该绝缘材料层位于各该源/漏区的上表面上；以及在该绝缘材料层上并环绕该至少一个覆盖材料层的该上部的至少部分形成最终栅极结构。
[0010]这里所揭露的一种示例装置包括:除其它以外，绝缘材料层；由位于该绝缘材料层上方的至少一个外延半导体材料层组成的纳米线；环绕该纳米线的至少部分并位于该绝缘材料层上方的栅极结构；以及位于该绝缘材料层的垂直下方的多个外延半导体源/漏区，其中，各该源/漏区与该栅极结构垂直隔开，以及其中，该纳米线结构与该栅极结构以及各该源/漏区耦接。
【附图说明】
[0011]结合附图参照下面的说明可理解本揭露，这些附图中类似的附图标记代表类似的元件，以及其中:
[0012]图1显示现有技术FinFET装置的一个示例实施例的立体图；以及
[0013]图2A至2P显示形成具有栅极环绕沟道配置的纳米线装置的各种示例方法以及由此形成的半导体装置。
[0014]尽管这里所揭露的发明主题容许各种修改及替代形式，但附图中以示例形式显示本发明主题的特定实施例，并在此进行详细说明。不过，应当理解，这里对特定实施例的说明并非意图将本发明限于所揭露的特定形式，相反，意图涵盖落入由所附权利要求定义的本发明的精神及范围内的所有修改、等同及替代。
【具体实施方式】
[0015]下面说明本发明的各种示例实施例。出于清楚目的，不是实际实施中的全部特征都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量的特定实施决定以满足开发者的特定目标，例如符合与系统相关及与商业相关的约束条件，该些约束条件因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍然是本领域技术人员借助本说明书所执行的常规程序。
[0016]现在将参照【附图说明】本发明主题。附图中示意各种结构、系统及装置仅是出于解释目的以及避免使本揭露与本领域技术人员已知的细节混淆，但仍包括该些附图以说明并解释本揭露的示例。这里所使用的词语和词组的意思应当被理解并解释为与相关领域技术人员对这些词语及词组的理解一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意思，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组的特定定义的定义方式明确表示于说明书中。
[0017]本揭露涉及形成具有栅极环绕沟道配置的纳米线装置100的各种方法以及由此形成的半导体装置。在完整阅读本申请以后，本领域的技术人员很容易了解，本方法可应用于各种装置，包括但不限于逻辑装置、存储器装置等，并可采用这里所揭露的方法形成