半导体器件及其制造方法
【技术领域】
[0001]本发明涉及半导体器件，更具体地，涉及具有更高效的电性能的半导体器件以及制造半导体器件的方法。
【背景技术】
[0002]对改进半导体器件性能和按比例缩小半导体器件存在持续的需求。随着尺寸减小，性能需求变得迫切。限制可缩放性和器件性能的一个特性是贯穿晶体管的沟道区的电子迀移率和/或空穴迀移率。限制可缩放性和器件性能的另一个特性晶体管的总电阻。例如，器件的电流性能与总电阻和载流子的迀移率高度相关。
[0003]可以改进缩放限制和器件性能的一种技术是将应变引入沟道区内，这可以改进电子迀移率和/或空穴迀移率。已经将包括扩展应变、单轴拉伸应变和压缩应变的不同类型的应变引入各种类型的晶体管的沟道区内，以确定它们对电子迀移率和/或空穴迀移率的影响。
[0004]可以改进缩放限制和器件性能的一种技术是减小接触电阻。在45nm以下的技术中，外部电阻REXT主导器件驱动电流的性能。此外发现，接触电阻占外部电阻REXT的大部分。高接触电阻使得器件驱动电流减小。然而，还不存在能够减小接触电阻同时不影响沟道区中的应变的源极/漏极区的优化轮廓。为了获得更高的驱动电流和更高效的性能，需要源极/漏极区的新轮廓。
【发明内容】
[0005]为了解决现有技术中存在的问题，本发明提供了一种半导体器件，包括:栅极结构，位于衬底上，并且界面位于所述栅极结构和所述衬底之间；凸起的源极/漏极区，邻近所述栅极结构，其中，所述凸起的源极/漏极区包括:应力源层，向所述栅极结构下面的沟道区提供应变；以及硅化物层，位于所述应力源层中，其中，所述硅化物层从所述凸起的源极/漏极区的顶面延伸并且终止于所述界面下方的预定深度处，并且所述预定深度允许所述应力源层保持所述沟道区的所述应变。
[0006]在上述半导体器件中，其中，所述硅化物层的薄层电阻低于所述应力源层的薄层电阻。
[0007]在上述半导体器件中，其中，所述凸起的源极/漏极区包围所述硅化物层。
[0008]在上述半导体器件中，其中，还包括:接触插塞，位于所述硅化物层上，其中，所述接触插塞的底部面积基本等于或小于所述硅化物层的顶部面积。
[0009]在上述半导体器件中，其中，所述凸起的源极/漏极区包括ρ型掺杂剂，并且所述预定深度在从约0纳米至约5纳米的范围内。
[0010]在上述半导体器件中，其中，所述硅化物层包括在从约11纳米至约15纳米的范围内的厚度。
[0011 ] 在上述半导体器件中，其中，所述硅化物层包括硅化镍，并且所述应力源层包括硅错Ο
[0012]在上述半导体器件中，其中，所述应力源层还包括:第一硅锗层，位于所述应力源层的底部处；第二硅锗层，位于所述第一硅锗层上，其中，所述第二硅锗层的锗浓度大于所述第一硅锗层的锗浓度；第三硅锗层，位于所述第二硅锗层上，其中，所述第三硅锗层的锗浓度大于所述第二硅锗层的锗浓度，其中，所述第一硅锗层、所述第二硅锗层和所述第三硅锗层各自包括梯度分布的锗浓度；以及硅覆盖层，位于所述第三硅锗层上方。
[0013]在上述半导体器件中，其中，所述应力源层还包括:第一硅锗层，位于所述应力源层的底部处；第二硅锗层，位于所述第一硅锗层上，其中，所述第二硅锗层的锗浓度大于所述第一硅锗层的锗浓度；第三硅锗层，位于所述第二硅锗层上，其中，所述第三硅锗层的锗浓度大于所述第二硅锗层的锗浓度，其中，所述第一硅锗层、所述第二硅锗层和所述第三硅锗层各自包括梯度分布的锗浓度；以及硅覆盖层，位于所述第三硅锗层上方，其中，所述第一硅锗层包括在从约10%至约40%的范围内的锗浓度，并且所述第二硅锗层包括在从约25%至约50%的范围内的锗浓度，并且所述第三硅锗层包括在从约40%至约65%的范围内的锗浓度。
[0014]根据本发明的另一方面，提供了一种半导体器件，包括:栅极结构，位于衬底上，并且界面位于所述栅极结构和所述衬底之间；凸起的源极/漏极区，邻近所述栅极结构，其中，所述凸起的源极/漏极区包括所选择的外延生长的材料以显示出向所述栅极结构下面的沟道区提供的拉伸应力或压缩应力；以及硅化物插塞，位于所述凸起的源极/漏极区中，其中，所述硅化物插塞的最底部终止于所述界面下方的预定深度处以扩大与所述凸起的源极/漏极区连接的接触面积，并且所述预定深度允许减小接触电阻并且保持所述沟道区的拉伸应力或压缩应力。
[0015]在上述半导体器件中，其中，所述硅化物插塞从所述凸起的源极/漏极区的顶面延伸并且包括由所述凸起的源极/漏极区包围的袋状轮廓。
[0016]在上述半导体器件中，其中，所述凸起的源极/漏极区包括η型掺杂剂，并且所述预定深度在从约5纳米至约11纳米的范围内。
[0017]在上述半导体器件中，其中，所述预定深度小于7纳米。
[0018]在上述半导体器件中，其中，所述凸起的源极/漏极区还包括:第一外延生长的掺杂层；第二外延生长的掺杂层，所述第二外延生长的掺杂层的掺杂剂浓度高于所述第一外延生长的掺杂层的掺杂剂浓度；第三外延生长的掺杂层，所述第三外延生长的掺杂层的掺杂剂浓度高于所述第二外延生长的掺杂层的掺杂剂浓度；以及第四外延生长的掺杂层，所述第四外延生长的掺杂层的掺杂剂浓度高于所述第一外延生长的掺杂层、所述第二外延生长的掺杂层和所述第三外延生长的掺杂层的掺杂剂浓度。
[0019]在上述半导体器件中，其中，所述凸起的源极/漏极区还包括:第一外延生长的掺杂层；第二外延生长的掺杂层，所述第二外延生长的掺杂层的掺杂剂浓度高于所述第一外延生长的掺杂层的掺杂剂浓度；第三外延生长的掺杂层，所述第三外延生长的掺杂层的掺杂剂浓度高于所述第二外延生长的掺杂层的掺杂剂浓度；以及第四外延生长的掺杂层，所述第四外延生长的掺杂层的掺杂剂浓度高于所述第一外延生长的掺杂层、所述第二外延生长的掺杂层和所述第三外延生长的掺杂层的掺杂剂浓度，其中，所述第一外延生长的掺杂层、所述第二外延生长的掺杂层、所述第三外延生长的掺杂层和所述第四外延生长的掺杂层各自包括恒定分布的掺杂剂浓度。
[0020]根据本发明的又一方面，提供了一种制造半导体器件的方法，包括:提供衬底，所述衬底包括位于所述衬底上的栅极结构；通过蚀刻工艺在所述衬底中并且邻近所述栅极结构形成空腔；外延生长半导体材料以填充所述空腔，从而形成凸起的源极/漏极区；通过预非晶注入工艺在所述凸起的源极/漏极区中生成非晶层；在所述非晶层上沉积金属；以及使所述金属与所述非晶层发生反应并且在所述凸起的源极/漏极区内形成硅化物层。
[0021 ] 在上述方法中，其中，所述硅化物层不经过任何氧处理或过氧化氢处理。
[0022]在上述方法中，其中，所述预非晶注入工艺包括从约3KeV至7KeV的范围内的能量。
[0023]在上述方法中，其中，外延生长半导体材料的步骤还包括:实施第一外延沉积以在所述空腔的底面上形成第一硅锗层；实施第二外延沉积以在所述第一硅锗层上形成第二硅锗层，其中，所述第二外延沉积包括锗浓度高于所述第一外延沉积的锗浓度的前体；实施第三外延沉积以在所述第二硅锗层上形成第三硅锗层，其中，所述第三外延沉积包括锗浓度高于所述第二外延沉积的锗浓度的前体；以及实施第四外延沉积以在所述第三硅锗层上形成娃层。
[0024]在上述方法中，其中，基于所述非晶层形成所述硅化物层。
【附图说明】
[0025]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0026]图1是根据本发明的一些实施例的半导体器件。
[0027]图2A至图2B是根据本发明的一些实施例的当改变预定深度D时的实验结果。
[0028]图3A至图3F是根据本发明的一些实施例的示出图1的半导体器件的制造工艺的截面图。
【具体实施方式】
[0029]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部