垂直器件结构的制作方法
【技术领域】
[0001]本发明一般地设计半导体技术领域，更具体地，涉及垂直晶体管器件及其形成方法。
【背景技术】
[0002]摩尔定律表明集成电路中晶体管的数量大约每两年就会增加一倍。为了实现摩尔定律，集成芯片行业不断降低集成芯片部件的尺寸(即，缩放)。然而，近年来，缩放变得更加困难，这是因为正在接近集成芯片制造过程中所使用材料的物理限制。因此，作为传统缩放的替代选择，半导体行业开始使用替代技术(例如，FinFET)以继续满足摩尔定律。
[0003]最近已经出现的传统的硅平面场效应晶体管(FET)的替代选择是纳米线晶体管器件。纳米线晶体管器件将一条或多条纳米线用作源极区和漏极区之间延伸的沟道区。纳米线的直径通常具有十个纳米级或以下，因此，允许形成比使用传统硅技术所能实现的更小的晶体管器件。
【发明内容】
[0004]为了解决现有技术中所存在的缺陷，提供了一种垂直晶体管器件，包括:源极区，设置在半导体衬底上方；沟道区，包括设置在所述源极区上方的一个或多个垂直沟道条，其中，所述一个或多个垂直沟道条的底面邻接所述源极区并且具有矩形形状；栅极区，位于所述源极区上方，并且位于通过栅极介电层与所述一个或多个垂直沟道条的侧壁间隔开的位置处；以及漏极区，设置在所述栅极区和所述一个或多个垂直沟道条上方。
[0005]在该垂直晶体管器件中，所述一个或多个垂直沟道条分别具有两条第一相对边和两条第二相对边，所述两条第一相对边具有长度，所述两条第二相对边具有小于所述长度的宽度；以及其中，所述一个或多个垂直沟道条的两条第一相对边在所述源极区上方定向为平行。
[0006]在该垂直晶体管器件中，所述一个或多个垂直沟道条的两条第一相对边在垂直于所述源极区的长度的方向上延伸。
[0007]在该垂直晶体管器件中，所述一个或多个垂直沟道条的两条第一相对边在平行于所述源极区的长度的方向上延伸。
[0008]在该垂直晶体管器件中，所述一个或多个垂直沟道条的长度大于所述一个或多个垂直沟道条的宽度约两倍至约二十倍之间。
[0009]在该垂直晶体管器件中，所述栅极区沿着所述一个或多个垂直沟道条的一部分延伸，所述一个或多个垂直沟道条的一部分通过绝缘材料与所述漏极区垂直分离。
[0010]在该垂直晶体管器件中，所述栅极区围绕所述一个或多个垂直沟道条。
[0011]在该垂直晶体管器件中，所述栅极区包括具有水平边和垂直边的“L”形结构；以及其中，所述水平边定向为平行于所述源极区的顶面，并且所述垂直边定向为平行于所述一个或多个垂直沟道条的侧壁。
[0012]在该垂直晶体管器件中，所述栅极介电层包括设置在所述源极区上方并且邻接所述一个或多个垂直沟道条的侧壁的高k介电材料；其中，所述栅极区包括:栅极功函层，设置在所述栅极介电层上并且配置为影响所述垂直晶体管器件的功函；以及栅极金属层，包括设置在所述栅极功函层上的导电材料。
[0013]根据本发明的另一方面，提供了一种垂直晶体管器件，包括:源极区，设置在半导体衬底上方；沟道区，设置在所述源极区上方；多个垂直沟道条，在所述源极区和所述漏极区之间延伸，其中，所述多个垂直沟道条的底面邻接所述源极区并且具有两条第一相对边和两条第二相对边，所述两条第一相对边具有长度，所述两条第二相对边具有小于所述长度的宽度；以及栅极区，围绕所述多个垂直沟道条，并且位于与所述源极区和所述漏极区垂直地分离的位置处。
[0014]在该垂直晶体管器件中，所述多个垂直沟道条的两条第一相对边在定向为垂直于所述源极区的长度的方向上延伸。
[0015]在该垂直晶体管器件中，所述多个垂直沟道条的两条第一相对边在定向为平行于所述源极区的长度的方向上延伸。
[0016]在该垂直晶体管器件中，所述栅极区包括具有水平边和垂直边的“L”形结构；以及其中，所述水平边定向为平行于所述源极区的顶面，并且所述垂直边定向为平行于所述多个垂直沟道条的侧壁。
[0017]该垂直晶体管器件还包括:栅极介电层，包括高k介电材料，并且设置在所述源极区上方并邻接所述多个垂直沟道条的侧壁；其中，所述栅极区包括:栅极功函层，设置在所述栅极介电层上并且配置为影响所述垂直晶体管器件的功函；以及栅极金属层，包括设置在所述栅极功函层上的导电材料。
[0018]在该垂直晶体管器件中，所述多个垂直沟道条的长度大于所述多个垂直沟道条的宽度约两倍至约二十倍之间。
[0019]根据本发明的又一方面，提供了一种形成晶体管器件的方法，包括:在半导体衬底上方形成源极区；在所述源极区上面的位置处形成具有矩形形状的一个或多个垂直沟道条；在所述源极区上面的位置处形成围绕所述一个或多个垂直沟道条的栅极区；以及在所述一个或多个垂直沟道条上方形成漏极区。
[0020]在该方法中，形成所述一个或多个垂直沟道条包括:根据掩模层，选择性地蚀刻位于所述源极层上面的器件沟道层以在所述源极层上方形成一个或多个垂直沟道条。
[0021]该方法还包括:根据包括所述一个或多个垂直沟道条的第一掩模结构，选择性地蚀刻所述源极层，以形成位于邻近的垂直晶体管器件的空间分离的源极区之间的沟槽。
[0022]该方法还包括:根据包括所述一个或多个垂直沟道条的第二掩模结构，选择性地蚀刻所述栅极层，以形成邻近的垂直晶体管器件的空间分离的栅极区。
[0023]在该方法中，所述一个或多个垂直沟道条分别具有两条第一相对边和两条第二相对边，所述两条第一相对边具有长度，所述两条第二相对边具有小于所述长度的宽度；以及其中，所述一个或多个垂直沟道条的两条第一相对边在所述源极区上方定向为彼此平行。
【附图说明】
[0024]当结合附图进行阅读时，根据以下详细描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0025]图1A至图1C示出了具有在源极区和漏极区之间延伸的矩形形状的垂直沟道条的垂直晶体管的一些实施例。
[0026]图2A和图2B示出了包括垂直晶体管器件的集成芯片的一些实施例，垂直晶体管器件具有在源极区和漏极区之间延伸的矩形形状的垂直沟道条。
[0027]图3示出了各种实施例，其示出了位于公开的垂直晶体管器件的源极区上的垂直沟道条结构。
[0028]图4示出了使用公开的具有垂直沟道条的垂直晶体管的示例性SRAM布局的一些实施例。
[0029]图5示出了形成具有在源极区和漏极区之间延伸的矩形形状的垂直沟道条的垂直晶体管器件的方法的一些实施例的流程图。
[0030]图6示出了形成具有垂直晶体管器件的集成芯片的方法的一些可选实施例的流程图，垂直晶体管器件具有在源极区和漏极区之间延伸的矩形形状的垂直沟道条。
[0031]图7至图18示出了截面图的一些实施例，这些截面图示出了形成具有在源极区和漏极区之间延伸的矩形形状的垂直沟道条的垂直晶体管器件的方法。
【具体实施方式】
[0032]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括额外的部件可形成在第一部件和第二部件之间使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0033]而且，为便于描述，在本文中可以使用诸如“在…之下”、“在…下方”、“下面的”、“在…之上”、“上面的”等的空间关系术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且同样地可以对本文中使用的空间关系描述符进行相对应的解释。
[0034]垂直纳米线晶体管器件通常包括具有圆形或方形截面的纳米线，该纳米线垂直地设置在下面的源极区和上面的漏极区之间。在操作垂直纳米线晶体管期间，对栅极区(即，栅电极)施加的电压可能会导致电流流经纳米线或被夹断，其中栅极区围绕处于垂直地定位在源极区和漏极区之间的位置处的纳米线。
[0035]由于纳米线的尺寸小(例如，通常介于0.lnm和10nm之间)，单条纳米线无法在源极区和漏极区之间承载足够的电流以提供有效的晶体管器件。因此，通常多条平行的纳米线位于同一垂直晶体管器件的源极区和漏极区之间。由于多条平行的纳米线受控于相同的栅极区，所以多条平行的纳米线能够作为单个晶体管器件操作。
[0036]本发明涉及一种具有改进的性能和单元区域密度的垂直晶体管器件，包括在源极区和漏极区之间延伸的矩形形状的垂直沟道条；及其相关的形成方法。在一些实施例中，垂直晶体管器件包括设置在半导体衬底上方的源极区。包括一个或多个垂直沟道条的沟道区设置在源极区上方。一个或多个垂直沟道条的底面邻接源极区并且具有矩形形状(即，一种四条边被四个直角分隔开的形状，并且相邻的边具有不同的长度)。垂直晶体管器件还包括位于源极区上面并且位于围绕一个或多个垂直沟道条的位置处的栅极区，以及设置在栅极区和一个或多个垂直沟道条上