在finfet器件上形成替代栅极结构的方法及其得到的器件的制作方法
【技术领域】
[0001]一般来说，本发明是涉及半导体器件的制造，尤指涉及在鳍式场效晶体管器件上形成替代栅极结构的各种新颖方法及其所得到的器件。
【背景技术】
[0002]现代集成电路，像是微处理器、存储器件等等，大量的电路器件，特别是晶体管，被设置在受限的芯片面积上。晶体管具有各种形状及形式，例如，平面晶体管、鳍式场效晶体管、纳米线器件等等。这些晶体管通常是NMOS(N型场效晶体管)或是PM0S(P型场效晶体管)型器件，其中“N”和“P”的指定是依据用于创造该器件的该源极/漏极的掺杂类型。所谓的CMOS (互补金属氧化物半导体)技术或产品指的是用NMOS和PMOS晶体管器件制造的集成电路产品。不论该晶体管器件的物理配置，各器件包括漏极和源极区，以及位在该源极/漏极区上方及之间的栅极电极结构。在施加适当的控制电压至栅极电极，会在该漏极区和该源极区之间形成导通通道区。
[0003]图1A显示出一现有技术，在半导体衬底12上方形成的鳍式场效晶体管半导体器件10的透视图，其将被引用以方便说明，在一非常高水平下，传统鳍式场效晶体管器件的一些基本特征。在这个例子中，鳍式场效晶体管器件10包括三个示例性鳍部14、栅极结构
16、侧壁间隔件18和栅极盖20。栅极结构16通常包括绝缘材料层(未单独示出)，例如高k绝缘材料层或二氧化硅层，以及一或多个导电材料层(例如，金属和/或多晶硅)其作为器件10的栅极电极。鳍部14具有三维配置:高度14H、宽度14W和轴向长度14L。轴向长度14L对应电流行进的方向，例如，器件10的栅极长度(GL)，当它是可操作的。鳍部14被栅极结构16覆盖的部分是鳍式场效晶体管器件10的通道区。在常规处理流程中，鳍部14位于间隔件18外围的部分，即是在器件10的该源极/漏极区，通过执行一或多个磊晶生长工艺以生长额外的半导体材料于器件10的该源极/漏极区中的该鳍部上，以增大或甚至合并在一起(这种情况在图1A中未示出)。
[0004]图1B示出包括三个示例性鳍部14的传统鳍式场效晶体管器件的简化平面图。器件10的剖面图由图1C示出的栅极结构16中得到。参照图1C，器件10包括位于鳍部14之间的绝缘材料层22，位于栅极盖层20上方的另一绝缘材料层24，以及电耦接到栅极结构16的栅极接触结构28。图1C中示出的器件10是三栅(或三栅极)鳍式场效晶体管器件。也就是说，在操作过程中，会建构一个非常浅的导电区26(仅在图1C中的中间鳍部示出)，用于提供电流路径或通道，以从该源极流到该漏极。导电区26形成向内的侧表面14S且位在鳍部14的顶表面14T下方。如图所示，鳍式场效晶体管器件10的整体栅极长度(GL)和鳍式场效晶体管器件10的整体宽度(GW)全部取向于基本上平行于衬底10的水平面12A。
[0005]对许多早期的器件技术世代，大多数晶体管组件的栅极电极结构是包括多个硅基材料，像是二氧化硅和/或氮氧化硅栅绝缘层，结合多晶硅栅极电极。然而，随着积极地缩小晶体管组件，通道长度已逐渐变得越来越小，许多较新世代的器件采用包括替代材料的栅极电极堆栈，以努力避免短通道效应，其与传统硅基材料用于通道长度变小的晶体管息息相关。举例来说，在一些积极缩小的晶体管组件中，其可具有的通道长度等级约在14到32纳米，栅极结构包括高k栅极绝缘层(k值为10或更大)和一或多个金属层，所谓的高k介电/金属栅极(HK/MG)配置，已经比迄今更常用二氧化硅/多晶硅(S1/poly)配置显示出可提供显着增强的运作性能。
[0006]一个已被用于形成具有高k/金属栅极结构的晶体管的已知处理方法为所谓的”后栅极”或”替代栅极”技术。在替代栅极技术中，所谓的”虚拟”或牺牲栅极结构最初会形成并在执行许多工艺运作以形成该器件时适当地维持，例如，掺杂源极/漏极区的形成，执行退火工艺以修复由离子植入工艺让该衬底造成的损伤，以及激活该植入的掺杂材料。在该工艺中的某些时候，会去除该牺牲栅极结构，以在该器件的最终HK/MG栅极结构形成的地方定义出栅极孔。
[0007]在鳍式场效晶体管器件上形成的栅极电极结构显现出几个独特的挑战。通常鳍部14是通过执行蚀刻工艺通过图案化硬掩模层以在衬底中定义出多个沟槽而形成。衬底12被该图案化硬掩模层覆盖的部分为鳍部14。典型的硬掩模层包括形成于衬底12上的热生长的二氧化硅层(氧化垫)以及形成于该衬垫氧化层上的氮化硅层(氮化垫)。接着该氮化垫和氧化垫使用光刻和蚀刻技术来图案化，从而定义出该图案化硬掩模层。现今的先进世代技术，鳍式场效晶体管器件的鳍部14相当薄，因此若该图案化硬掩模不够厚的话容易损坏。另外，若该硬掩模层的该氧化垫部分太厚，则很难确保能够完全去除该氧化垫的部分，因此会难以形成三栅(三栅极)鳍式场效晶体管器件。一般来说，该工艺步骤，即执行该蚀刻工艺模块或步骤以蚀刻衬底12来定义鳍部14，是不容易转换的，当鳍部14的结构有所变化时。也就是说，若一个参数，像是鳍部高度、鳍部宽度或硬掩模厚度有所改变，则整个蚀刻工艺模块便需要再加工，即该旧的蚀刻工艺模块不能轻易地用于具有不同物理参数的鳍部14上。这会导致消耗甚多的研发的时间和资源以制造出新的蚀刻工艺模块，新的蚀刻工艺模块可在制造设备中采用来形成新设计的鳍部。这些问题，当涉及到鳍式场效晶体管器件的替代栅极结构形成时，甚至可能会更不确定。
[0008]采用传统制造技术来制造鳍式场效晶体管器件会遇到的另一个问题是涉及到表面形貌控制(topography control) 0通常，在该沟槽形成而定义该鳍部14时，绝缘材料凹层22在该沟槽中的鳍部14间形成。此后，牺牲栅绝缘层热生长于鳍部14在绝缘材料凹层22上方暴露出的部分。接着，牺牲栅极的材料，例如非晶硅，是覆盖式淀积于衬底12，以便过度填充该沟槽。给出鳍部14和该沟槽的地形，该殿积的牺牲栅极材料的该上表面是不平均且必须平面化(通过CMP)，于该栅极盖材料，例如氮化硅形成之前。该平面化工艺是时控工艺(timed process)，即该抛光工艺不会停在另一材料层。因此，该牺牲栅极材料在鳍部14的该上表面上方的厚度是由该抛光工艺的持续时间控制。抛光速率和/或抛光工艺的持续时间的任何变化导致该牺牲栅极材料的厚度产生不希望的变化。这样的厚度变化能从晶圆的单片到单片和/或一批到一批发生，且产生更多制造问题。
[0009]本发明是关于形成鳍式场效晶体管器件上的替代栅极结构的方法及其所得到的器件，可解决或减少一或更多上述提到的问题。
【发明内容】
[0010]下文给出本发明的简化概要，以提供对本发明在一些方面的基本理解。此概要并非本发明的详尽概述。它并不旨在标识本发明的关键或重要组件，或是描绘本发明的范围。其唯一目的在于以简化形式呈现一些概念，作为前奏对稍后论述的更详细描述。
[0011]—般来说，本发明涉及到在鳍式场效晶体管器件上形成替代栅极结构的各种新颖方法及其所得到的器件。于此揭露的一种说明性方法包括，除其他方法之外，在半导体衬底中形成多个沟槽，以便定义具有上表面及多个侧表面的鳍部，形成牺牲栅极结构包括具有密度小于1.8克/立方厘米的低密度氧化材料，位于该多个沟槽中，并与该鳍部的该上表面和该侧表面接触，该低密度氧化材料具有基本上是平坦的上表面，且其所在高度要高于该鳍部的该上表面的高度，以及牺牲栅极材料位于该低密度氧化材料的该上表面上并与其相接触，以及形成侧壁间隔件，相邻于包括该牺牲栅极材料及该低密度氧化材料的该牺牲栅极结构。在本实施例中，该方法还包括执行第一蚀刻工艺以去除该牺牲栅极材料，以便由此暴露该低密度氧化材料，该低密度氧化材料于整个该第一蚀刻工艺中维持在该鳍部的该上表面和该侧表面上的位置，去除该暴露出的低密度氧化材料以便定义替代栅极孔，且从而暴露出于该替代栅极孔内的该鳍部的该上表面和该侧表面，以及在该替代栅极孔中该鳍部的该暴露出的上表面和该侧表面周围形成替代栅极结构。
【附图说明】
[0012]本发明可以通过参考下文与结合附图来理解，其中类似的参考数字标识相似的组件，其中:
[0013]图1A到图1C显示现有技术的鳍式场效晶体管器件。
[0014]图2A到图2T显示本发明所揭露的在鳍式场效晶体管器件上形成替代栅极结构的各种示例性新颖方法及其所得到的新型器件。
[0015]尽管本发明所公开的主题可以接受有各种修改和替换形式，其特定实施例已经通过在附图中示例的方式示出并在本文中详细描述。然而，应当理解，此处的特定实施例描述不是意在限制本发明于所公开的特定形式，而是相反，其意图是涵盖落入由所附权利要求限定的本发明的精神与范围内的所有修改、等同物及替代物。
【具体实施方式】
[0016]本发明的各种说明性的实施例描述如下。为清楚起见，并非实际实施的所有特征皆在本说明书中描述。当然应当理解，在任何这种实际实施例的发展下，必须作出许多实施方式特定的决定以实现开发者的特定目标，例如符合与系统相关和商业相关的限制，这将从一个实施形态变化到另一个实施形态。此外，可以理解，这样的开发努力可能是复杂和费时的，但是对于在本领域中受益于本发明的普通技术人员，仍然是例行任务。
[0017]本主题现在将参照附图描述。各种结构，系统和器件会示意性地描绘在附图中，仅为了解释的目的之用，以便不会因为那些本领域中的技术人士所熟知的细节而模糊本发明。尽管如此，附图被包括以描述和解释本发明的说明性实例。本文所用的词语和短语，其含义应该被理解和解释为与那些相关领域技术人员所理解的含义一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，