嵌入式锗硅pmos晶体管的形成方法
【技术领域】
[0001]本发明涉及嵌入式锗硅PMOS晶体管的制造工艺，尤其涉及一种能避免或减少栅极侧壁的损伤缺陷的嵌入式锗硅PMOS晶体管的形成方法。
【背景技术】
[0002]随着集成电路器件尺寸的不断缩小，对于45nm以下技术工艺，一种提升PMOS晶体管性能的方法是采用嵌入式锗硅源漏PMOS晶体管。嵌入式锗硅源漏PMOS晶体管的结构如图1所示，主要包括:衬底10 ;形成在衬底10上的栅极结构11 ;锗硅薄膜12，填充在栅极结构11两侧的衬底10中的凹槽内；介质层13，覆盖栅极结构11、锗硅薄膜12等。
[0003]嵌入式锗硅源漏PMOS晶体管的形成工艺过程如下:刻蚀PMOS源/漏极区域，以形成源/漏区(S/D)凹槽，源/漏区凹槽的形状通常为“Σ”形状(Sigma shape);然后在刻蚀形成的源/漏区(S/D)凹槽内部引入外延SiGe层，以产生沟道的压应力(compressivestress)，这种应力使得半导体晶体的晶格发生畸变，产生压缩应力，从而提高PMOS晶体管的载流子迁移率(mobility)，进而提高驱动电流，增强器件的性能。
[0004]在嵌入式锗硅PMOS晶体管中，锗硅薄膜生长在Si衬底上，这种外延生长工艺通常要对生长界面进行湿法清洗处理(pre-clean)，以尽可能减少Si衬底表面的缺陷，避免杂质对衬底-外延层界面的污染。湿法清洗通常使用的是氢氟酸浸溃，通过透射电镜扫描可以发现，在氢氟酸浸溃清洗后，PMOS晶体管的栅极侧壁(通常的材料为氮化硅)几乎百分之百会出现严重的损坏，这一方面会影响锗硅选择性外延生长，另一方面也会导致器件的漏电缺陷。
[0005]参考图2，现有技术中，形成锗硅薄膜的工艺大致包括如下步骤:步骤S11，刻蚀形成凹槽；步骤S12，外延前进行湿法清洗；步骤S13，在凹槽中沉积锗硅。传统的工艺流程并不能解决湿法清洗对栅极侧壁氮化硅的损伤，对器件性能产生严重影响。
【发明内容】
[0006]本发明要解决的技术问题是提供一种嵌入式锗硅PMOS晶体管的形成方法，能够有效改善栅极侧壁膜质，使其更加致密，能够避免或者减轻湿法清洗对栅极侧壁造成的损伤。
[0007]为解决上述技术问题，本发明提供了一种嵌入式锗硅PMOS晶体管的形成方法，包括:
[0008]提供半导体衬底，该半导体衬底上具有栅极结构，该栅极结构周围包围有栅极侧壁；
[0009]对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
[0010]采用退火工艺对所述栅极侧壁进行热处理；
[0011 ] 对所述半导体衬底进行湿法清洗；
[0012]在所述凹槽中沉积锗硅。
[0013]根据本发明的一个实施例，所述退火工艺为快速热退火工艺。
[0014]根据本发明的一个实施例，所述快速热退火工艺的工艺参数为:温度为850°C?1000°C,时间为O?15秒,气体为氮气或者氦气或者氮气和氦气的混合气体。
[0015]根据本发明的一个实施例，所述侧壁的材料为氮化硅。
[0016]根据本发明的一个实施例，所述湿法清洗采用的清洗液包含氢氟酸。
[0017]与现有技术相比，本发明具有以下优点:
[0018]本发明实施例的嵌入式锗硅PMOS晶体管的形成方法中，在湿法清洗之前使用退火工艺对栅极侧壁进行热处理，有效改善了栅极侧壁的膜质，使其更加致密，能够避免或减少湿法清洗对栅极侧壁的损伤，例如氢氟酸对氮化硅的损伤，从而能够显著减少栅极侧壁缺陷，避免由此导致的器件漏电等问题。
【附图说明】
[0019]图1是现有技术中一种嵌入式锗硅PMOS晶体管的立体结构示意图；
[0020]图2是现有技术中一种嵌入式锗硅PMOS晶体管的形成方法的流程示意图；
[0021]图3是根据本发明实施例的嵌入式锗硅PMOS晶体管的形成方法的流程示意图；
[0022]图4至图6是根据本发明实施例的嵌入式锗硅PMOS晶体管的形成方法中各步骤的剖面结构示意图。
【具体实施方式】
[0023]下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
[0024]参考图3，根据本发明的一个实施例，嵌入式锗硅PMOS晶体管的形成方法可以包括如下步骤:
[0025]步骤S31，提供半导体衬底，该半导体衬底上具有栅极结构，该栅极结构周围包围有栅极侧壁；
[0026]步骤S32，对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
[0027]步骤S33，采用退火工艺对所述栅极侧壁进行热处理；
[0028]步骤S34，对所述半导体衬底进行湿法清洗；
[0029]步骤S35，在所述凹槽中沉积锗硅。
[0030]下面结合图4至图6进行详细说明。
[0031]参考图4，提供半导体衬底30，该半导体衬底30上形成有栅极结构32，该栅极结构32周围包围有栅极侧壁33。
[0032]其中，半导体衬底30可以是半导体加工领域常用的衬底，例如硅衬底。该半导体衬底30中可以形成有隔离结构31，例如浅沟槽隔离结构。
[0033]栅极结构32可以包括栅介质层、位于栅介质层上的栅电极以及位于栅电极上的帽层。其中，栅介质层的材料可以是氧化硅，栅电极的材料可以是多晶硅，帽层的材料可以是氣化石圭。
[0034]栅极侧壁33包围在栅极结构32周围，栅极侧壁33的材料例如可以是氮化硅。或者，栅极侧壁33还可以是氮化硅和氧化硅形成的叠层结构。
[0035]栅极结构32以及栅极侧壁33的形成工艺可以采用现有技术中任何适当的工艺，这里不再详细描述。
[0036]参考图5，对栅极结构32两侧的半导体衬底10进行刻蚀，在源区和漏区的位置形成凹槽14。
[0037]凹槽14例如可以采用干法刻蚀形成。凹槽14的形状优选为“Σ”形状(Sigmashape),也即两侧的侧壁向外突出。
[0038]在形成凹槽34之后，采用退火工艺对栅极侧壁33进行热处理，以改善栅极侧壁33的膜质，使其更加致密。
[0039]作为一个优选的实例，栅极侧壁33的材料为氮化硅，采用快速热退火工艺(RTP)对栅极侧壁33进行热处理。快速热处理工艺的优选工艺参数如下:温度为850°C?1000°C，时间为O?15秒,气体为氮气或者氦气或者氮气和氦气的混合气体。其中，当退火时间为O秒时，该退火工艺实际上转变为尖峰(spike)退火工艺。
[0040]之后，对半导体衬底进行湿法清洗。例如，采用包含氢氟酸的清洗液进行清洗，以减少半导体衬底30表面的缺陷。由于先前进行过快速热退火工艺，栅极侧壁33的足够致密，湿法清洗过程中，清洗液对栅极侧壁33的损伤非常小。
[0041]在栅极侧壁33采用氮化硅材质、清洗液包含氢氟酸的实例中，申请人通过透射电镜扫描发现，在湿法清洗之后，氮化硅材质的栅极侧壁33几乎没有被清洗液腐蚀，其中几乎没有任何缺陷。
[0042]参考图6，湿法清洗之后，在栅极结构32两侧的凹槽中沉积锗硅35。锗硅35的形成方法例如可以是选择性外延工艺。形成的锗硅35的表面可以高于半导体衬底30的表面。
[0043]之后，可以按照常规的工艺完成嵌入式锗硅PMOS晶体管的制造过程。例如，可以在锗硅35中注入P型离子，以形成源区和漏区；再在整个半导体衬底30上沉积介质层，并在介质层中形成接触栓塞。
[0044]本发明实施例的技术方案适合各种工艺水平的嵌入式锗硅PMOS晶体管，尤其适用于40纳米以及更高工艺水平的PMOS晶体管。
[0045]本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
【主权项】
1.一种嵌入式锗硅PMOS晶体管的形成方法，其特征在于，包括: 提供半导体衬底，该半导体衬底上具有栅极结构，该栅极结构周围包围有栅极侧壁； 对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽； 采用退火工艺对所述栅极侧壁进行热处理； 对所述半导体衬底进行湿法清洗； 在所述凹槽中沉积锗硅。2.根据权利要求1所述的嵌入式锗硅PMOS晶体管的形成方法，其特征在于，所述退火工艺为快速热退火工艺。3.根据权利要求2所述的嵌入式锗硅PMOS晶体管的形成方法，其特征在于，所述快速热退火工艺的工艺参数为:温度为850°C?1000°C，时间为O?15秒，气体为氮气或者氦气或者氮气和氦气的混合气体。4.根据权利要求1至3中任一项所述的嵌入式锗硅PMOS晶体管的形成方法，其特征在于，所述侧壁的材料为氮化硅。5.根据权利要求1所述的嵌入式锗硅PMOS晶体管的形成方法，其特征在于，所述湿法清洗采用的清洗液包含氢氟酸。
【专利摘要】本发明提供了一种嵌入式锗硅PMOS晶体管的形成方法，包括：提供半导体衬底，该半导体衬底上具有栅极结构，该栅极结构周围包围有栅极侧壁；对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；采用退火工艺对所述栅极侧壁进行热处理；对所述半导体衬底进行湿法清洗；在所述凹槽中沉积锗硅。本发明能够有效改善栅极侧壁膜质，使其更加致密，能够避免或者减轻湿法清洗对栅极侧壁造成的损伤。
【IPC分类】H01L21/336
【公开号】CN105590864
【申请号】CN201410654357
【发明人】康俊龙, 温振平, 肖天金, 谭俊
【申请人】上海华力微电子有限公司
【公开日】2016年5月18日
【申请日】2014年11月17日