半导体器件的制作方法
【技术领域】
[0001]本发明涉及一种半导体器件，例如涉及一种可适用于功率器件的技术。
【背景技术】
[0002]功率器件中有时使用了具有氮化物半导体层的晶体管。专利文献1中公开了这种晶体管的一例。专利文献1所公开的晶体管中，在氮化物半导体层上形成有层间绝缘膜，且在层间绝缘膜上设有漏极垫和源极垫、以及漏极电极及源极电极。漏极电极以梳状设置在漏极垫上。同样地，源极电极以梳状设置在源极垫上。此时，漏极电极及源极电极以相互咬合的方式配置。
[0003]而且，专利文献1所公开的技术中，在俯视下，漏极电极内侧还具有在层间绝缘膜中形成的凹部。所述凹部中埋有漏极电极的一部分。漏极电极经由所述凹部与氮化物半导体层电连接。同样地，在俯视下，源极电极内侧也具有在层间绝缘膜中形成的凹部。所述凹部中埋有源极电极的一部分。源极电极经由所述凹部与氮化物半导体层电连接。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1日本特开2014 - 22413号公报
【发明内容】
[0007]—般来说，电流路径的宽度随着电流的流动方向而越来越变窄的区域(电流集中区域)中，容易产生电迀移现象。尤其在与氮化物半导体层连接的电极上，有时会流过大电流。因此，在与氮化物半导体层连接的电极上形成电流集中区域时，就需要具备具有很高的电迀移耐力的结构。本发明的所述内容及所述内容以外的目的和新特征将在本说明书的描述及【附图说明】中写明。
[0008]根据本发明之一实施方式，层间绝缘膜位于氮化物半导体层上。布线位于层间绝缘膜上。所述布线的第1侧面上形成有电极的一部分。电极与布线一体形成，且在俯视下从第1侧面向第1方向延伸。层间绝缘膜上形成有凹部。所述凹部在俯视下位于与电极重合的区域上。所述凹部中至少埋有电极的一部分。沿着所述凹部的底面及侧面、布线的底面、以及电极的底面形成有阻障金属膜。布线及电极含有铝。阻障金属膜含有钛。从第1方向上看，所述凹部中面向布线的侧面抵达布线的第1侧面，或者嵌入了布线中。
[0009]根据本发明之一实施方式，便可提高电极的电迀移耐力。
【附图说明】
[0010]图1所示的是第1实施中相关的半导体器件结构的平面图。
[0011]图2所示的是沿着图1的A —A’线截断的截面图。
[0012]图3所示的是沿着图1的B — B’线截断的截面图。
[0013]图4所示的是将图1的虚线α所围住的区域进行扩大后的示意图。
[0014]图5所示的是将图1的虚线β所围住的区域进行扩大后的示意图。
[0015]图6所示的是图1至图3中半导体器件制造方法的截面图。
[0016]图7所示的是图1至图3中半导体器件制造方法的截面图。
[0017]图8所示的是图1至图3中半导体器件制造方法的截面图。
[0018]图9所示的是图1至图3中半导体器件制造方法的截面图。
[0019]图10所示的是图1至图3中半导体器件制造方法的截面图。
[0020]图11所示的是图1至图3中半导体器件制造方法的截面图。
[0021]图12所示的是图1至图3中半导体器件制造方法的截面图。
[0022]图13所示的是与比较例相关的半导体器件结构的平面图。
[0023]图14所示的是第1实施方式中相关布局的电迀移特性和与比较例相关的布局的电迀移特性的曲线图。
[0024]图15所示的是图2中第1变形例的示意图。
[0025]图16所示的是图2中第2变形例的示意图。
[0026]图17所示的是图2中第3变形例的示意图。
[0027]图18所示的是图2中第4变形例的示意图。
[0028]图19所示的是图2中第5变形例的示意图。
[0029]图20所示的是图2中第6变形例的示意图。
[0030]图21所示的是第2实施中相关的半导体器件结构的平面图。
[0031]图22所示的是将图21的虚线α所围住的区域进行扩大后的示意图。
[0032]图23所示的是将图21的虚线β所围住的区域进行扩大后的示意图。
[0033]图24所示的是第3实施方式相关的半导体器件结构的平面图。
[0034]图25所示的是将图24的虚线α所围住的区域进行扩大后的示意图。
[0035]图26所示的是将图24的虚线β所围住的区域进行扩大后的示意图。
[0036]图27所示的是图1中的变形例的示意图。
[0037]图28所示的是将图27的虚线α所围住的区域进行扩大后的示意图。
[0038]图29所示的是将图27的虚线β所围住的区域进行扩大后的示意图。
[0039]附图标记的说明
[0040]ΒΜ 阻障金属膜
[0041]ΒΜ1 金属膜
[0042]BUF 缓冲层
[0043]CL 覆盖层
[0044]DBM 阻障金属膜
[0045]DE 漏极电极
[0046]DP 漏极垫
[0047]DRE 凹部
[0048]DSF 侧面
[0049]GE 栅极电极
[0050]GE1 导电膜
[0051]GI 栅极绝缘膜
[0052]GI1绝缘膜
[0053]GL栅极布线
[0054]GP栅极垫
[0055]GRE凹部
[0056]ILD层间绝缘膜
[0057]MF金属膜
[0058]NSL氮化物半导体层
[0059]NSL1第1氮化物半导体层
[0060]NSL2第2氮化物半导体层
[0061]PIL保护绝缘层
[0062]RDS侧面
[0063]REC凹部
[0064]RSS侧面
[0065]SBM阻障金属膜
[0066]SD半导体器件
[0067]SE源极电极
[0068]SMS半导体衬底
[0069]SP源极垫
[0070]SRE凹部
[0071]SSF侧面
[0072]TR晶体管
【具体实施方式】
[0073]下面通过附图对实施方式进行说明。用于说明实施方式的所有图中，对于相同的结构要素采用同一符号，并省略掉重复的说明。
[0074](第1实施方式)
[0075]图1所示的是第1实施中相关的半导体器件SD结构的平面图。图2所示的是沿着图1的A — A’线截断的截面图。图3所示的是沿着图1的B — B’线截断的截面图。如图2及图3所示，半导体器件SD具有半导体衬底SMS、缓冲层BUF、氮化物半导体层NSL(第1氮化物半导体层NSL1及第2氮化物半导体层NSL2)、保护绝缘层PIL (如氮化硅膜(SiN))、及层间绝缘膜ILD (如氧化硅膜(Si02))。并按顺序层积有半导体衬底SMS、缓冲层BUF、第1氮化物半导体层NSL1、第2氮化物半导体层NSL2、保护绝缘层PIL、及层间绝缘膜ILD等。
[0076]下面通过图1对半导体器件SD的平面布局进行说明。如本图所示，半导体器件SD具有多个晶体管TR、漏极垫DP (布线)、源极垫SP (布线)、栅极垫GP、多个漏极电极DE、多个源极电极SE、多个栅极电极GE、以及栅极布线GL等。
[0077]各晶体管TR具有栅极电极GE，且氮化物半导体层NSL (图2及图3)上具有漏极及源极。如后文所述，栅极电极GE在第1方向(y方向)上延伸。漏极及源极上分别与漏极电极DE及源极电极SE电连接。此时，各晶体管TR中在与第1方向(y方向)垂直相交的第2方向(X方向)上按顺序形成有漏极(漏极电极DE)、栅极电极GE、及源极(源极电极SE) ο
[0078]图1所示的示例中，多个晶体管TR在第2方向(X方向)上排列。具体地说就是，多个晶体管TR各自的栅极电极GE在第2方向(X方向)上排列。而且，本图所示的示例中，在第2方向(X方向)上重复按顺序配置有漏极电极DE、栅极电极GE、源极电极SE及栅极电极GE。此时，相邻的晶体管TR的漏极经由漏极电极DE与同一个漏极电极DE电连接。同样地，相邻的晶体管TR的源极经由源极电极SE与同一个源极电极SE电连接。
[0079]在俯视下，漏极垫DP及源极垫SP经由晶体管TR在第1方向(y方向)上相向配置。而漏极垫DP及源极垫SP在第2方向(X方向)上延伸。更具体地说就是，漏极垫DP及源极垫SP的平面形状为长边方向在第2方向(X方向)上的矩形。
[0080]在漏极垫DP上以梳状形成有多个漏极电极DE。此时，多个漏极电极DE与漏极垫DP—体形成。同样地，在源极垫SP上以梳状形成有多个源极电极SE。此时，多个源极电极SE与源极垫SP —体形成。而且，漏极电极DE及源极电极SE以相互咬合的方式配置。
[0081 ] 更具体地说就是，漏极垫DP在面向源极垫SP的侧面(侧面DSF:第1侧面)上具有多个漏极电极DE。此时，各漏极电极DE部分形成于漏极垫DP的侧面DSF上。而且，各漏极电极DE从漏极垫DP侧朝向源极垫SP侧在第1方向(y方向)上延伸。同样地，源极垫SP在面向漏极垫DP的侧面(侧面SSF:第1侧面)上具有多个源极电极SE。此时，各源极电极SE部分形成于源极垫SP的侧面SSF上。而且，各源极电极SE从源极垫SP侧朝向漏极垫DP侧在第1方向(y方向)上延伸。而且，源极电极SE及漏极电极DE在第2方向(x方向)按此顺序重复配置。
[0082]另外，图1所示的示例中，各漏极电极DE的宽度都相等。但是，各漏极电极DE的宽度也可互不相同。同样地，图1所示的示例中，各源极电极SE的宽度都相等，但是，各源极电极SE的宽度也可互不相同。
[0083]如后文的图2及图3所示，层间绝缘膜ILD(图2及图3)上形成有凹部REC。下面通过图1来说明凹部REC的平面形状。在俯视下设有多个凹部REC，且在俯视下，各凹部REC设置在各漏极电极DE及各源极电极SE中。
[0084]具体地说就是，在俯视下，设置在漏极电极DE中的凹部REC (凹部DRE)位于与漏极电极DE重合的区域上。同样地，在俯视下，设置在源极电极SE中的凹部REC(凹部SRE)位于与源极电极SE重合的区域上。而且，本图所示的示例中，凹部DRE沿着漏极电极DE的延伸方向(y方向)延伸。同样地，凹部SRE沿着源极