半导体器件的制作方法
【专利摘要】公开了一种半导体器件，所述半导体器件包括：第一和第二鳍图案，通过第一沟槽隔开；栅电极，与第一和第二鳍图案交叉；和接触件，在栅电极的至少一侧上，接触件接触第一鳍图案，接触件具有不接触第二鳍图案的底表面，在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。
【专利说明】半导体器件
[0001 ] 于2015年4月2日在韩国知识产权局提交的且题为“Semiconductor Device”(半导体器件)的第10-2015-0046761号韩国专利申请通过弓I用被全部包含于此。
技术领域
[0002]实施例涉及一种半导体器件。
【背景技术】
[0003]作为为了增加半导体器件的密度的缩放技术中的一种，已经提出多栅极晶体管。多栅极晶体管可以通过在基底上形成鳍形硅主体和在硅主体的表面上形成栅极来获得。
【发明内容】
[0004]实施例可以通过提供半导体器件来实现，所述半导体器件包括:第一鳍图案和第二鳍图案，通过第一沟槽隔开，第一鳍图案和第二鳍图案沿第一方向延伸;栅电极，沿第二方向延伸，栅电极与第一鳍图案和第二鳍图案交叉；以及接触件，在栅电极的至少一侧上，接触件接触第一鳍图案，接触件具有不接触第二鳍图案的底表面，在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。
[0005]半导体器件还可以包括填充第一沟槽的一部分的场绝缘层。接触件的底表面可以接触场绝缘层。
[0006]在接触件与第一鳍图案交叉的区域中，第一鳍图案的整个侧壁可以接触场绝缘层。
[0007]在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中，第二鳍图案的一部分可以相比于场绝缘层的顶表面进一步向上突出。
[0008]第一沟槽可以在第二鳍图案的两侧上，半导体器件还可以包括第二沟槽，第二沟槽可以比第一沟槽深，第二沟槽可以在第二鳍图案的侧面上直接地相邻于第一沟槽。
[0009]半导体器件还可以包括:第二沟槽，直接地相邻于第一沟槽，第二沟槽可以比第一沟槽深；以及突出结构，在第一沟槽和第二沟槽之间的边界处，突出结构从第一沟槽的底部突出。
[0010]突出结构的高度可以小于第一高度。
[0011]接触件可以不接触第二鳍图案。
[0012]半导体器件还可以包括:场绝缘层，填充第一沟槽的一部分；以及绝缘层图案，在场绝缘层上，绝缘层图案接触场绝缘层，绝缘层图案可以在接触件和第二鳍图案之间。从第一沟槽的底部到绝缘层图案的高度可以小于第二高度。
[0013]半导体器件还可以包括在栅电极的侧壁上的间隔件，间隔件沿第二方向延伸。第一鳍图案的一部分可以在间隔件和接触件之间。
[0014]第一鳍图案的在间隔件和接触件之间的顶表面可以比第一鳍图案的被栅电极叠置的顶表面更多地凹进。
[0015]第一鳍图案的在间隔件和接触件之间的顶表面可以与第一鳍图案的被栅电极叠置的顶表面位于相同的平面中。
[0016]半导体器件还可以包括:间隔件，在栅电极的侧壁上，间隔件沿第二方向延伸；以及绝缘层图案，在被间隔件叠置的第一鳍图案和接触件之间。
[0017]实施例可以通过提供半导体器件来实现，所述半导体器件包括:有源区域，由第一沟槽限定;第一鳍图案，在有源区域中，第一鳍图案由比第一沟槽浅的第二沟槽限定，第一鳍图案沿第一方向延伸；第二鳍图案，在有源区域的最外侧上，第二鳍图案由第二沟槽限定，第二鳍图案沿第一方向延伸，第二鳍图案在第一沟槽和第一鳍图案之间；栅电极，沿第二方向延伸，栅电极与第一鳍图案和第二鳍图案交叉；以及接触件，在栅电极的至少一侧上，接触件接触第一鳍图案，接触件具有不接触第二鳍图案的底表面，在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。
[0018]半导体器件还可以包括填充第一沟槽的一部分和第二沟槽的一部分的场绝缘层。接触件的底表面可以沿着场绝缘层的顶表面。
[0019]半导体器件还可以包括在有源区域的边界处的突出结构，突出结构从第二沟槽的底部突出。
[0020]第二鳍图案和接触件可以不彼此接触。
[0021]半导体器件还可以包括在第二鳍图案和接触件之间的层间绝缘膜。
[0022]实施例可以通过提供半导体器件来实现，所述半导体器件包括:鳍图案组，包括在鳍图案组的最外侧上的第一和第二鳍图案以及在第一和第二鳍图案之间的内侧鳍图案;栅电极，在鳍图案组上，栅电极沿第二方向延伸，栅电极与全部的鳍图案组交叉；以及接触件，在栅电极的至少一侧处，接触件与栅电极并排地延伸，接触件接触内侧鳍图案，第一和第二鳍图案以及内侧鳍图案中的每个由第一沟槽限定，第一和第二鳍图案以及内侧鳍图案中的每个沿第一方向延伸，在接触件与内侧鳍图案交叉的区域中从第一沟槽的底部到内侧鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。
[0023]半导体器件还可以包括填充第一沟槽的一部分的场绝缘层。接触件的底表面可以接触场绝缘层。
[0024]接触件可以穿过内侧鳍图案，内侧鳍图案可以相比于场绝缘层的顶表面进一步向上突出。
[0025]第一鳍图案和第二鳍图案中的每个可以不接触接触件。
[0026]半导体器件还可以包括相邻于第一鳍图案和第二鳍图案的第二沟槽，第二沟槽可以比第一沟槽深。鳍图案组可以在由第二沟槽限定的有源区域中。
[0027]第一沟槽和第二沟槽可以位于第一鳍图案的侧面上，第一沟槽和第二沟槽可以彼此直接地相邻，半导体器件还可以包括在第一沟槽和第二沟槽之间的边界处的突出结构，突出结构从第一沟槽的底部突出。
[0028]半导体器件还可以包括填充第一沟槽的一部分和第二沟槽的一部分的场绝缘层。突出结构可以比场绝缘层的顶表面低。
[0029]在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度可以是第三高度，第一高度可以小于第三高度。
[0030]实施例可以通过提供半导体器件来实现，所述半导体器件包括:第一鳍图案，由沟槽限定，第一鳍图案沿第一方向延伸，第一鳍图案包括第一部分和第二部分，第二部分沿着第一方向在第一部分的两侧上，第二部分具有凹进;第二鳍图案，由沟槽限定，第二鳍图案与第一鳍图案并排地延伸，第二鳍图案包括与第一部分对应的第三部分和与第二部分对应的第四部分，第四部分沿着第一方向在第三部分的两侧上;栅电极，沿不同于第一方向的第二方向延伸，栅电极在第一部分和第三部分上；以及填充凹进的接触件，接触件接触第一鳍图案，接触件的底表面不接触第四部分。
[0031]半导体器件还可以包括填充沟槽的一部分的场绝缘层。接触件可以穿过第二部分，第二部分可以比场绝缘层的顶表面进一步向上突出。
[0032]实施例可以通过提供半导体器件来实现，所述半导体器件包括:第一鳍图案和第二鳍图案，通过沟槽隔开，第一鳍图案和第二鳍图案沿第一方向延伸;栅电极，沿第二方向延伸，栅电极与第一鳍图案和第二鳍图案交叉；以及接触件，在栅电极的至少一侧上，接触件接触第一鳍图案和第二鳍图案，在接触件与第一鳍图案交叉的区域中从沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件与第二鳍图案交叉的区域中从沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。
[0033]接触件的侧壁的一部分可以由第二鳍图案限定。
[0034]实施例可以通过提供半导体器件来实现，所述半导体器件包括:鳍图案，沿第一方向延伸;栅电极，沿不同于第一方向的第二方向延伸，栅电极与每个鳍图案交叉;和接触件，在栅电极的至少一侧上，由接触件交叉的鳍图案的数量少于由栅电极交叉的鳍图案的数量。
[0035]被接触件交叉的鳍图案的第一部分可以具有第一高度，被栅电极交叉的鳍图案的第二部分可以具有第二高度，第一高度可以小于第二高度。
[0036]接触件所交叉的鳍图案可以比栅电极所交叉的鳍图案少一个。
[0037]接触件所交叉的鳍图案可以比栅电极所交叉的鳍图案少两个。
[0038]接触件可以与至少一个鳍图案部分地交叉。
【附图说明】
[0039]通过结合附图详细描述示例性实施例，特征对于本领域技术人员来说将变得明显，在附图中:
[0040]图1示出了根据实施例的半导体器件的布局视图；
[0041]图2示出了沿着图1的线A-A截取的剖视图；
[0042]图3示出了沿着图1的线B-B截取的剖视图；
[0043]图4示出了沿着图1的线C-C截取的剖视图；
[0044]图5A示出了沿着图1的线D-D截取的剖视图；
[0045]图5B示出了根据图1中示出的实施例的半导体器件的修改示例的视图；
[0046]图6示出了根据实施例的半导体器件的视图；
[0047]图7示出了根据实施例的半导体器件的视图；
[0048]图8示出了根据实施例的半导体器件的视图；
[0049]图9示出了根据实施例的半导体器件的视图；
[0050]图10示出了根据实施例的半导体器件的视图；
[0051]图11示出了根据实施例的半导体器件的视图；
[0052]图12示出了根据实施例的半导体器件的视图；
[0053]图13示出了根据实施例的半导体器件的视图；
[0054]图14示出了根据实施例的半导体器件的视图；
[0055]图15示出了根据实施例的半导体器件的布局视图；
[0056]图16示出了沿着图15的线B-B截取的剖视图；
[0057]图17示出了包括根据实施例的半导体器件的芯片上系统(SoC)系统的框图；
[0058]图18示出了包括根据实施例的半导体器件的电子系统的框图；以及
[0059]图19至图21示出了可以应用根据实施例的半导体器件的示例半导体系统。
【具体实施方式】
[0060]现在将在下文中参照附图对示例实施例进行更加充分地描述。然而，示例实施例可以以不同的形式实施且不应该被解释为限制于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，并将把示例性实施方式充分地传达给本领域技术人员。
[0061]在附图中，为了示出清晰起见，可以夸大层和区域的尺寸。同样的附图标记始终表示同样的元件。
[0062]将理解的是，当元件或层被称为“连接到”或“结合到”另一元件或层时，该元件或层能够直接连接到或结合到所述另一元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。同样的附图标记始终表示同样的元件。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
[0063]还将理解的是，当层被称为“在”另一层或基底“上”时，该层能够直接在另一层或基底上，或者也可以存在中间层。相反，当元件被称为“直接在”另一元件“上”时，不存在中间的元件。此外，将理解的是，当层被称为“在”另一层“下方”时，该层可以直接在另一层下方，或者也可以存在一个或更多个中间层。另外，还将理解的是，当层被称为“在”两层“之间”时，该层可以是在所述两层之间的唯一层，或者也可以存在一个或更多个中间层。
[0064]将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用来将一个元件与另一元件区分开。因此，例如，可以将下面讨论的第一元件、第一组件或第一部称作第二元件、第二组件或第二部。
[0065]除非在这里另外指示或通过上下文明确地矛盾，否则术语“一个”与“一种”和“该/所述”以及相似的指称对象(特别在权利要求的上下文中)的使用将被解释为覆盖单数和多数两者。除非另外指出，否则术语“包括”、“具有”、“包含”和“含有”将被解释为开放式术语(例如，意指“包括但不限于…”)。
[0066]除非另外定义，否则在这里使用的所有技术术语和科学术语具有与本领域的技术人员通常理解的含义相同的含义。注意的是，除非另外说明，否则这里提供的任何和所有示例或者示例性术语仅意在更好地进行说明，而不是对范围的限制。此外，除非另外定义，否则在通用字典中定义的所有术语不可过度地进行解释。
[0067]现将参照图1至图5A描述根据实施例构思的半导体器件。
[0068]图1示出了根据实施例的半导体器件I的布局视图。图2示出了沿着图1的线A-A截取的剖视图。图3示出了沿着图1的线B-B截取的剖视图。图4示出了沿着图1的线C-C截取的剖视图。图5A示出了沿着图1的线D-D截取的剖视图。
[0069]参照图1至图5A，根据实施例的半导体器件I可以包括鳍图案组FG、栅电极130和接触件160。
[0070]基底100可以是块状硅基底或绝缘体上硅(SOI)基底。在实施例中，基底100可以是硅基底或由另一材料(例如，硅锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓)制成的基底。在实施例中，基底100可以包括基础基板和形成在基础基板上的外延层。
[0071]鳍图案组FG可以形成在基底100的有源区域ACT中。鳍图案组FG可以从基底100突出，例如，从有源区±|UCT突出。
[0072]“鳍图案组”可以表示与一个栅电极交叉的多个鳍图案。例如，鳍图案组FG可以是与栅电极130交叉的一组鳍图案。
[0073 ]鳍图案组FG可以包括沿第一方向X延伸的多个鳍图案。包括在鳍图案组FG中的每个鳍图案可以沿第一方向X延伸。包括在鳍图案组FG中的鳍图案可以沿第二方向Y布置。
[0074]鳍图案组FG可以包括第一鳍图案110和第二鳍图案120。鳍图案组FG可以包括形成在第一鳍图案110和第二鳍图案120之间的内侧鳍图案115。
[0075]第一鳍图案110和第二鳍图案120中的每个可以位于鳍图案组FG的最外侧。例如，在第二方向Y上，鳍图案组FG可以不位于第一鳍图案110的侧面，包括在鳍图案组FG中的内侧鳍图案115可以位于第一鳍图案110的其它侧面上。
[0076]在根据图1中所示的实施例的半导体器件I中，第一鳍图案110和第二鳍图案120中的每个可以形成在有源区域ACT的最外侧上。
[0077]在图丨中，鳍图案组FG包括例如四个鳍图案。在实施例中，一个内侧鳍图案115或者三个或更多个内侧鳍图案115可以置于第一鳍图案110和第二鳍图案120之间。
[0078]鳍图案组FG可以是基底100的一部分，并可以包括从基底100生长的外延层。包括在鳍图案组FG中的鳍图案可以包含相同的材料。
[0079]鳍图案组FG可以包括诸如硅或锗的元素半导体材料。鳍图案组FG可以包括诸如IV-1V族化合物半导体或II1-V族化合物半导体的化合物半导体。
[0080]例如，形成鳍图案组FG的IV-1V族化合物半导体可以是包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的两种或更多种的二元或三元化合物，或者通过可以是用IV族元素掺杂二元或三元化合物所获得的化合物。
[0081]形成鳍图案组FG的II1-V族化合物半导体可以是由与磷(P)、砷(As)或锑(Sb)(例如，V族元素)中的一种结合的铝(Al)、镓(Ga)或铟(In)(例如，III族元素)中的一种或更多种所组成的二元、三元或四元化合物。
[0082]在图4和图5A中，第二鳍图案120可以包括第一部分120a和第二部分120b。第二鳍图案120的第二部分120b可以在第一方向X上设置在第二鳍图案120的第一部分120a的两侧上。与第二鳍图案120类似，第一鳍图案110可以包括第一部分和第二部分。
[0083]每个内侧鳍图案115可以包括第一部分115a和第二部分115b。每个内侧鳍图案115的第二部分115b可以在第一方向X上设置在第一部分115a的两侧上。例如，每个内侧鳍图案115的第一部分115a可以对应于第二鳍图案120的第一部分120a，每个内侧鳍图案115的第二部分115b可以对应于第二鳍图案120的第二部分120b。
[0084]包括在鳍图案组FG中的鳍图案110、115和120中的每个可以通过具有第一深度的第一沟槽Tl来限定，有源区域ACT可以通过具有大于第一深度的第二深度的第二沟槽T2来限定。第一深度Tl可以是浅沟槽，第二沟槽T2可以是深沟槽。
[0085]第一沟槽Tl可以形成在包括在鳍图案组FG中的每个鳍图案的两侧上。例如，第一沟槽Tl可以形成在第一鳍图案110的两侧和第二鳍图案120的两侧上。
[0086]第一沟槽Tl可以使第一鳍图案110与内侧鳍图案115分开，并使第二鳍图案120与内侧鳍图案115分开。例如，第一鳍图案110和距离第一鳍图案110最近的内侧鳍图案115可以通过第一沟槽Tl分开。
[0087]第二沟槽T2可以形成在鳍图案组FG的两侧。第二沟槽T2可以形成在第一鳍图案110和第二鳍图案120 (其是包括在鳍图案组FG中的鳍图案中的最外侧的鳍图案)中的每个的侧面上。
[0088]在根据图1中所示的实施例的半导体器件I中，第一鳍图案110和第二鳍图案120中的每个可以形成在内侧鳍图案115和限定有源区域ACT的第二沟槽T2之间。
[0089]形成在第一鳍图案110和第二鳍图案120中的每个的侧面上的第一沟槽Tl和第二沟槽T2可以设置为彼此直接相邻。术语“直接相邻”表示具有第一深度的另一个沟槽(例如，浅沟槽)未形成在第一沟槽Tl和第二沟槽T2之间。
[0090]场绝缘层105可以形成在基底100上。可以形成场绝缘层105以填充第一沟槽Tl和第二沟槽T2的一部分。场绝缘层105可以包括氧化物层、氮化物层、氮氧化物层和它们的组合中的一种。
[0091]场绝缘层105可以部分地接触包括在鳍图案组FG中的鳍图案110、115和120中的每个。包括在鳍图案组FG中的鳍图案110、115和120中的每个的至少一部分相比于场绝缘层105的顶表面可以进一步向上突出。
[0092]栅电极130可以形成在鳍图案组FG上，以沿第二方向Y延伸。栅电极130可以与整个鳍图案组FG交叉。栅电极130可以与第一鳍图案110、第二鳍图案120和内侧鳍图案115交叉。
[0093]可以在场绝缘层105上形成栅电极130。例如，可以在第二鳍图案120的第一部分120a和每个内侧鳍图案115的第一部分115a上形成栅电极130。
[0094]栅电极130可以包括金属层(MGl、MG2)。如图中所示，栅电极130可以通过堆叠两个或更多个金属层(MGl、MG2)来形成。第一金属层MGl可以控制功函数，第二金属层MG2可以填充由第一金属层161形成的空间。例如，第一金属层1^1可以包括例如1^1￥11^41、1^六11TiAlC、TaN、TiC、TaC、TaCN或TaSiN中的一种或更多种。第二金属层MG2可以包括例如W、A1、Cu、Co、T1、多晶S1、SiGe或金属合金中的一种或更多种。
[0095]栅电极130可以通过例如替换工艺(或后栅极工艺)来形成。
[0096]栅极绝缘层135可以形成在鳍图案组FG和栅电极130之间。可以在第一鳍图案110和栅电极130之间、在第二鳍图案120和栅电极130之间以及在内侧鳍图案115和栅电极130之间形成栅极绝缘层135。
[0097]栅极绝缘层135可以沿相比于场绝缘层105进一步向上突出的鳍图案组FG的轮廓形成，例如，沿第一鳍图案110的轮廓和第二鳍图案120的轮廓形成。栅极绝缘层135可以形成在栅电极130和场绝缘层105之间。
[0098]栅极绝缘层135可以包括氧化硅、氮氧化硅、氮化硅或者比氧化硅具有更高的介电常数的高k材料。例如，高k材料可以包括例如氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化错娃、氧化钽、氧化钛、氧化钡锁钛、氧化钡钛、氧化锁钛、氧化乾、氧化铝、氧化铅钪钽或者铌酸铅锌中的一种或更多种。
[0099 ]间隔件140可以形成在沿第二方向Y延伸的栅电极130的侧壁上。间隔件140可以包括氮化硅(SiN)、氮氧化硅(S1N)、氧化硅(S12)或氧碳氮化硅(S1CN)中的一种或更多种。
[0100]杂质区域可以形成在栅电极130的两侧上。可以在包括在鳍图案组FG中的鳍图案110、115和120中的每个中形成杂质区域。
[0101]层间绝缘膜180可以覆盖鳍图案组FG。层间绝缘膜180还可以覆盖栅电极130。层间绝缘膜180可以形成在基底100上，例如，形成在场绝缘层105上。
[0102]下层间绝缘膜181可以覆盖栅电极130的侧壁。层间衬膜183和上层间绝缘膜182可以形成在栅电极130上。例如，层间衬膜183可以沿栅电极130的顶表面形成。
[0103]层间绝缘膜180可以包括顺序地形成在场绝缘层105上的下层间绝缘膜181、层间衬膜183和上层间绝缘膜182。下层间绝缘膜181和上层间绝缘膜182可以通过例如层间衬膜183来隔开。
[0104]下层间绝缘膜181和上层间绝缘膜182中的每个可以包括氧化硅、氮化硅、氮氧化硅或者比氧化硅具有更低的介电常数的低k材料中的一种或者更多种。低k材料可以是例如可流动氧化物(FOX)、Tonen娃氮烧(Tonen SilaZene ,TOSZ)、未掺杂的娃石玻璃(USG)、硼娃石玻璃(BSG)、磷硅石玻璃(PSG)、硼磷硅石玻璃(BPSG)、等离子体增强原硅酸四乙酯(PETEOS)、氟化硅酸盐玻璃(FSG)、掺碳硅氧化物(CDO)、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯、双苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合材料或者它们的任意组合。
[0105]层间衬膜183可以包括与下层间绝缘膜181和上层间绝缘膜182不同的材料。层间衬膜183可以包括例如氮化硅(SiN)。
[0106]可以在层间绝缘膜180中形成接触件160。接触件160可以穿过上层间绝缘膜182、层间衬膜183和下层间绝缘膜181。接触件160可以形成在栅电极130的至少一侧上。例如，接触件160可以形成在栅电极130的两侧上。
[0107]可以在位于栅电极130的侧面上的鳍图案组FG上形成接触件160，接触件160可以沿第二方向Y延伸。
[0108]接触件160可以与内侧鳍图案115交叉。在图1和图3中，接触件160与例如全部的内侧鳍图案115交叉。
[0109]接触件160可以包括阻挡层161和填充层162。阻挡层161可以沿形成在层间绝缘膜180中的接触孔形成。
[0110]填充层162可以填充在其中形成阻挡层161的接触孔。填充层162可以形成在阻挡层161上。
[0111]阻挡层161可以包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、硼化镍(NiB)或者氮化妈(WN)。
[0112]填充层162可以包括例如铝(Al)、钨(W)、铜(Cu)、钴(Co)或者掺杂的多晶硅。
[0113]在根据图1中示出的实施例的半导体器件I中，接触件160可以不与位于有源区域ACT的最外侧上的第一鳍图案110和第二鳍图案120交叉。被栅电极130交叉的鳍图案组FG的鳍图案的数量可以不同于(例如，大于)被接触件160交叉的鳍图案组FG的鳍图案的数量。
[0114]接触件160可以不接触第一鳍图案110和第二鳍图案120。接触件160可以不接触形成在鳍图案组FG的最外侧上的第一鳍图案110和第二鳍图案120。
[0115]接触件160可以接触内侧鳍图案115。半导体图案可以不形成在接触件160和每个内侧鳍图案115之间。接触件160和内侧鳍图案115之间的直接接触可以改善在高电压操作中半导体器件I的操作稳定性。
[0116]接触件160的底表面160b可以不接触第一鳍图案110和第二鳍图案120。接触件160的底表面160b可以接触内侧鳍图案115。
[0117]接触件160的底表面160b可以接触场绝缘层105和内侧鳍图案115。接触件160的底表面160b可以沿场绝缘层105的顶表面和内侧鳍图案115的顶表面形成。例如，阻挡层161可以沿场绝缘层105的顶表面的轮廓和内侧鳍图案115的顶表面的轮廓形成。
[0118]接触件160的侧壁160s可以不接触第一鳍图案110和第二鳍图案120。接触件160的侧壁160s可以不接触相比于场绝缘层105的顶表面进一步向上突出的第一鳍图案110和第二鳍图案120。层间绝缘膜180的一部分可以布置在接触件160的侧壁160s和第一鳍图案110之间以及接触件160的侧壁160s和第二鳍图案120之间。
[0119]在图1中，内侧鳍图案115与接触件160交叉，每个内侧鳍图案115可以包括与接触件160交叉的区域。第一鳍图案110和第二鳍图案120不与接触件160交叉，且第一鳍图案110和第二鳍图案120中的每个可以不包括与接触件160交叉的区域。
[0120]在实施例中，第一鳍图案110可以包括与接触件160的沿第二方向Y延伸的延长线交叉的第一区域Pl。第二鳍图案120可以包括与接触件160的沿第二方向Y延伸的延长线交叉的第二区域P2。
[0121]在内侧鳍图案115与接触件160交叉的区域中，从第一沟槽Tl的底部到每个内侧鳍图案115的最顶端的高度可以是第一高度H1。在第二鳍图案120与接触件160的沿第二方向Y延伸的延长线交叉的第二区域P2中，从第一沟槽Tl的底部到第二鳍图案120的最顶端的高度可以是第二高度H2。
[0122]在根据实施例的半导体器件中，从第一沟槽Tl的底部到每个内侧鳍图案115的最顶端的第一高度Hl可以比从第一沟槽Tl的底部到第二鳍图案120的最顶端的第二高度H2小。
[0123]类似地，在内侧鳍图案115与接触件160交叉的区域中从第一沟槽Tl的底部到每个内侧鳍图案115的最顶端的第一高度Hl可以小于在第一鳍图案110与接触件160的沿第二方向Y延伸的延长线交叉的第一区域Pl中从第一沟槽Tl的底部到第一鳍图案110的最顶端的高度。
[0124]在根据图1中示出的实施例的半导体器件I中，接触件160可以接触内侧鳍图案115和场绝缘层105，在接触件160与内侧鳍图案115交叉的区域中，内侧鳍图案115相比于场绝缘层105的顶表面可以不进一步向上突出。在接触件160与内侧鳍图案115交叉的区域中，内侧鳍图案115的整个侧壁可以接触场绝缘层105。
[0125]第一鳍图案110和第二鳍图案120中的每个可以不接触接触件160，在接触件160的沿第二方向Y延伸的延长线与第一鳍图案110交叉的第一区域Pl中和在接触件160的沿第二方向Y延伸的延长线与第二鳍图案120交叉的第二区域P2中，第一鳍图案110的一部分和第二鳍图案120的一部分相比于场绝缘层105的顶表面可以进一步向上突出。
[0126]接触件160可以接触内侧鳍图案115并可以形成在栅电极130的至少一侧上，接触件160可以填充形成在每个内侧鳍图案115的第二部分115b中的凹进115r。接触件160的填充凹进115r的部分可以接触每个内侧鳍图案115。
[0127]在图3和图4中，接触件160可以接触场绝缘层105，从第一沟槽TI的底部到凹进115r的底部的高度可以是从第一沟槽TI的底部到每个内侧鳍图案115的最顶端的第一高度Hl。凹进115r可以形成在相比于场绝缘层105的顶表面进一步向上突出的每个内侧鳍图案115的第二部分115b中，接触件160可以穿过相比于场绝缘层105的顶表面进一步向上突出的每个内侧鳍图案115，例如，每个内侧鳍图案115的第二部分115b。
[0128]在实施例中，接触件160可以不接触第一鳍图案110和第二鳍图案120，且其可以不接触第二鳍图案120的第二部分120b(见图5A)。接触件160可以不穿过相比于场绝缘层105的顶表面进一步向上突出的第二鳍图案120的第二部分120b。
[0129]在图1和图4中，接触件160的在第一方向X上的宽度可以比每个内侧鳍图案115的第二部分115b的在第一方向X上的宽度小，作为每个内侧鳍图案115的第二部分115b的一部分的半导体区域115-1可以布置在间隔件140和接触件160之间。
[0130]每个内侧鳍图案115的位于间隔件140和接触件160之间的第二部分115b的顶表面可以与每个内侧鳍图案115的被栅电极130叠置的第一部分115a的顶表面位于相同的平面内。
[0131]图5B示出了根据图1中示出的实施例的半导体器件I的修改示例Ia的视图。为了参考，图5B示出了沿图1的线C-C截取的剖视图。
[0132]参照图5B，在根据图1中示出的实施例的半导体器件I的修改示例Ia中，层间绝缘膜180可以不包括层间衬膜183。
[0133]例如，上层间绝缘膜182可以形成在下层间绝缘膜181上，且下层间绝缘膜181和上层间绝缘膜182可以彼此接触。
[0134]下层间绝缘膜181和上层间绝缘膜182中的每个可以基于其是否在例如栅电极130的形成之前来沉积而进行区分。
[0135]图6示出了根据实施例的半导体器件2的视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0136]参照图6，在根据实施例的半导体器件2中，接触件160可以接触内侧鳍图案115并且可以不接触场绝缘层105。
[0137]下层间绝缘膜181的包括在层间绝缘膜180中的部分可以布置在接触件160的底表面160b和场绝缘层150的顶表面之间。
[0138]在接触件160与内侧鳍图案115交叉的区域中，内侧鳍图案115可以相比于场绝缘层105的顶表面进一步向上突出。在接触件160与内侧鳍图案115交叉的区域中，内侧鳍图案115的侧壁的一部分可以接触场绝缘层105，内侧鳍图案115的侧壁的其它部分可以接触层间绝缘膜180。
[0139]图7示出了根据实施例的半导体器件3的视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0140]参照图7，根据实施例的半导体器件3还可以包括第一突出结构PRTl和第二突出结构PRT2。
[0141]第一突出结构PRTl可以形成在第一鳍图案110和第二沟槽T2之间。第一突出结构PRTl可以位于形成在第一鳍图案110的侧面上的第一沟槽Tl和第二沟槽T2之间的边界处。
[0142]第二突出结构PRT2可以形成在第二鳍图案120和第二沟槽T2之间。第二突出结构PRT2可以位于形成在第二鳍图案120的侧面上的第一沟槽Tl和第二沟槽T2之间的边界处。
[0143]第一突出结构PRTl和第二突出结构PRT2可以形成在有源区域ACT的边界区域中。
[0144]第一突出结构PRTl和第二突出结构PRT2中的每个可以从第一沟槽Tl的底部突出。第一突出结构PRTl和第二突出结构PRT2中的每个可以低于场绝缘层105的顶表面而形成。
[0145]例如，第二突出结构PRT2的高度H3可以限定为从第一沟槽Tl的底部到第二突出结构PRT2的最顶端的高度。第二突出结构PRT2的高度H3可以小于在内侧鳍图案115与接触件160交叉的区域中从第一沟槽Tl的底部到每个内侧鳍图案115的最顶端的第一高度Hl。此夕卜，在第二鳍图案120与接触件160的沿第二方向Y延伸的延长线交叉的第二区域P2中从第一沟槽Tl的底部到第二鳍图案120的最顶端的高度H2可以大于第二突出结构PRT2的高度H3o
[0146]形成在鳍图案组FG的两侧的第一突出结构PRTl和第二突出结构PRT2可以不同或者相同。
[0147]第一突出结构PRTl和第二突出结构PRT2可以沿包括在鳍图案组FG中的鳍图案110、115或120延伸的方向(第一方向X)延伸。栅电极130可以横跨鳍图案组FG、第一突出结构PRTl和第二突出结构PRT2。
[0148]图8示出了根据实施例的半导体器件4的视图。为了简洁，以下描述将集中在与图7的不同之处。
[0149]参照图8，在根据实施例的半导体器件4中，可以没有突出结构设置在有源区域ACT的一侧上，第二突出结构PRT2可以设置在有源区±|UCT的另一侧上。
[0150]即使仅在有源区域ACT的另一侧上设置第二突出结构PRT2，但第二突出结构PRT2的高度H3可以低于场绝缘层105的顶表面。
[0151]图9示出了根据实施例的半导体器件5的视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0152]参照图9，在根据实施例的半导体器件5中，接触件160的底表面160b可以是波形。
[0153]例如，每个内侧鳍图案115的顶表面可以是向上凸的，场绝缘层105的顶表面可以是向下凸的。
[0154]在每个内侧鳍图案115的顶表面上的接触件160的底表面160b可以形成波形的波峰，在场绝缘层105的顶表面上的接触件160的底表面160b可以形成波形的波谷。
[0155]图10示出了根据实施例的半导体器件6的视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0156]参照图10，在根据实施例的半导体器件6中，接触件160可以接触第二鳍图案120。
[0157]例如，接触件160的侧壁160s可以接触第二鳍图案120。接触件160的侧壁160s的一部分可以通过第二鳍图案120来限定。接触件160的一部分可以形成在第二鳍图案120中。
[0158]在实施例中，接触件160的底表面160b可以不接触第二鳍图案120。接触件160的底表面160b可以不延伸到第二鳍图案120。
[0159]在根据图10中示出的实施例的半导体器件6中，接触件160的底表面160b可以不接触第二鳍图案120，接触件160的侧壁160s可以接触第二鳍图案120。
[0160]绝缘层图案180a可以布置在相比于场绝缘层105的顶表面进一步向上突出的第二鳍图案120和接触件160之间。例如，绝缘层图案180a可以布置在相比于场绝缘层105的顶表面进一步向上突出的第二鳍图案120的侧壁和接触件160的侧壁160s之间。
[0161]绝缘层图案180a可以是例如层间绝缘膜180的一部分、蚀刻停止层或者当形成间隔件140时留在第二鳍图案120的侧壁上的材料。
[0162]绝缘层图案180a可以形成在场绝缘层105上并可以接触场绝缘层105。
[0163 ]接触件160的侧壁160s可以接触第二鳍图案120，从第一沟槽TI的底部到绝缘层图案180a的最顶端的高度H4可以小于在接触件160与第二鳍图案120交叉的区域中从第一沟槽Tl的底部到第二鳍图案120的最顶端的高度H2。
[0164]在图1O中，例如，第一鳍图案110可以不接触接触件160。在实施例中，接触件160的侧壁160s的一部分也可以通过第一鳍图案110来限定。
[0165]图11示出了根据实施例的半导体器件7的视图。为了简洁，以下描述将集中在与图10的不同之处。
[0166]参照图11，在根据实施例的半导体器件7中，接触件160的底表面160b可以接触第二鳍图案120的一部分。接触件160的底表面160b的一部分可以延伸到第二鳍图案120。
[0167]在根据图11中示出的实施例的半导体器件7中，第二鳍图案120可以接触接触件160的底表面160b和接触件160的侧壁160s，绝缘层图案180a(见图10)可以不布置在第二鳍图案120和接触件160之间。
[0168]接触件160可以接触第二鳍图案120并且可以不穿过第二鳍图案120的第二部分120b(见图5A)，在接触件160与第二鳍图案120交叉的区域中从第一沟槽Tl的底部到第二鳍图案120的最顶端的高度H2可以大于在接触件160与内侧鳍图案115交叉的区域中从第一沟槽Tl的底部到每个内侧鳍图案115的最顶端的高度Hl。
[0169]图12示出了根据实施例的半导体器件8的视图。图13示出了根据实施例的半导体器件9的视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0170]参照图12，在根据实施例的半导体器件8中，内侧鳍图案115的位于间隔件140和接触件160之间的第二部分115b的顶表面可以比内侧鳍图案115的被栅电极130叠置的第一部分115a的顶表面更加凹进。
[0171]在栅电极130的侧壁上形成间隔件140的工艺中可以部分地蚀刻内侧鳍图案115。出于此原因，内侧鳍图案115的第二部分115b的顶表面可以低于内侧鳍图案115的第一部分115a的顶表面。
[0172]参照图13，在根据实施例的半导体器件9中，层间绝缘膜180的一部分可以布置在被栅电极130和间隔件140叠置的内侧鳍图案115和接触件160之间。
[0173]例如，层间绝缘膜180的一部分可以布置在相比于场绝缘层105的顶表面进一步向上突出的内侧鳍图案115的第一部分115a和接触件160之间。
[0174]为了形成上面参照图1至图5A描述的半导体器件I的接触件160，可以形成层间绝缘膜180，并可以去除层间绝缘膜180的一部分和内侧鳍图案115的第二部分115b的一部分。然后，可以在被去除的部分中形成接触件160。
[0175]为了形成根据图13中示出的实施例的半导体器件9的接触件160，在形成下层间绝缘膜181和栅电极130之前，可以将内侧鳍图案115的第二部分115b蚀刻到场绝缘层105的顶表面附近的位置。然后，可以形成层间绝缘膜180，且可以形成用于形成接触件160的接触孔。在这种情况下，可以在内侧鳍图案115的第一部分115a和接触件160之间布置层间绝缘膜180的一部分。
[0176]图14示出了根据实施例的半导体器件10的视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0177]参照图14，在根据实施例的半导体器件10中，在鳍图案组FG的两侧上可以不形成比第一沟槽Tl更深的第二沟槽T2(见图2)。
[0178]在实施例中，包括在鳍图案组FG中的鳍图案110、115和120可以由第一沟槽Tl限定并隔开。
[0179]图15示出了根据实施例的半导体器件11的布局视图。图16示出了沿着图15的线B-B截取的剖视图。为了简洁，以下描述将集中在与图1至图5A的不同之处。
[0180]参照图15和图16，在根据实施例的半导体器件11中，接触件160可以与第一鳍图案110交叉并且可以不与第二鳍图案120交叉。
[0181]接触件160可以与位于有源区域ACT的最外侧上的第一鳍图案110交叉，并可以不与位于有源区域ACT的另一最外侧上的第二鳍图案120交叉。接触件160可以与作为鳍图案组FG中的最外侧鳍图案的第一鳍图案110交叉，并且可以不与作为鳍图案组FG中的另一最外侧鳍图案的第二鳍图案120交叉。
[0182]接触件160的底表面160b可以不接触第二鳍图案120，并且可以接触第一鳍图案110和内侧鳍图案115。接触件160的底表面160b可以延伸到第一鳍图案110。
[0183]在根据图15中示出的实施例的半导体器件11中，从第一沟槽Tl的底部到内侧鳍图案115的最顶端的高度Hl和从第一沟槽Tl的底部到第一鳍图案110的最顶端的高度可以小于从第一沟槽Tl的底部到第二鳍图案120的最顶端的高度H2。
[0184]在图16中，在接触件160与内侧鳍图案115交叉的区域和接触件160与第一鳍图案110交叉的区域中，每个内侧鳍图案115的整个侧壁和第一鳍图案110的整个侧壁可以接触场绝缘层105。接触件160可以穿过相比于场绝缘层105的顶表面进一步向上突出的内侧鳍图案115和第一鳍图案110
[0185]图17示出了包括根据实施例的半导体器件的芯片上系统(SoC)系统1000的框图。
[0186]参照图17，30(:系统1000包括应用处理器1001和动态随机存取存储器(01?舰)1060。
[0187]应用处理器1001可以包括中央处理单元(CPU) 1010、多媒体系统1020、总线1030、存储系统1040和外围电路1050。
[0188]CPU 1010可以执行驱动SoC系统1000所需要的操作。在一些实施例中，CPU 1010可以构造为包括多个核的多核环境。
[0189]多媒体系统1020可以用于在SoC系统1000中执行各种多媒体功能。多媒体系统1020可以包括三维(3D)引擎模块、视频编码解码器、显示系统、相机系统和后处理器。
[0190]总线1030可以用于CPU 1010、多媒体系统1020、存储系统1040和外围电路1050之间的数据通信。在一些实施例中，总线1030可以具有多层结构。例如，总线1030可以是例如多层高级高性能总线(AHB)或者多层高级可扩展接口(AXI)。
[0191]存储系统1040可以提供应用处理器1001所需要的环境，以连接到外部存储器(例如，DRAM 1060)并高速运行。在一些实施例中，存储系统1040可以包括用于控制外部存储器(例如，DRAM 1060)的控制器(例如，DRAM控制器)。
[0192]外围电路1050可以提供SoC系统1000所需要的环境，以平稳地连接到外部器件(例如，主板)，外围电路1050可以包括能够使连接到SoC系统1000的外部器件能够与SoC系统1000兼容的各种接口。
[0193]DRAM 1060可以用作应用处理器1001运行的操作所需要的操作存储器。在一些实施例中，如图中所示，DRAM 1060可以置于应用处理器1001的外部。例如，可以以堆叠封装件(PoP)的形式将DRAM1060与应用处理器1001封装。
[0194]SoC系统1000的元件中的至少一个可以采用根据上述实施例的半导体器件I至11中的任何一个。
[0195]图18示出了包括根据实施例的半导体器件的电子系统1100的框图。
[0196]参照图18，电子系统1100可以包括控制器1110、输入/输出(I/O)装置1120、存储器件1130、接口 1140和总线1150。控制器1110、I/O装置1120、存储器件1130和/或接口 1140可以通过总线1150彼此连接。总线1150可以用作用于传输数据的路径。
[0197]控制器1110可以包括微处理器、数字信号处理器、微控制器或能够执行与微处理器、数字信号处理器和微控制器的功能类似的功能的逻辑器件中的一个或更多个。I/o装置1120可以包括小型键盘、键盘和显示器件。存储器件1130可以存储数据和/或指令。接口1140可以用于将数据传输到通信网络或从通信网络接收数据。接口 1140可以是有线或无线接口。在示例中，接口 1140可以包括天线或者有线或无线收发器。
[0198]电子系统1100可以是用于改善控制器1110的操作的操作存储器，并还可以包括高速DRAM或SRAMο
[0199]根据上述实施例的半导体器件I至11中的任何一个可以提供在存储器件1130中或提供在控制器1110或I/O装置1120中。
[0200]电子系统1100可以应用于能够在无线环境中传输和/或接收信息的几乎所有类型的电子产品，诸如，例如个人数字助理(PDA)、便携式电脑、上网本、无线电话、移动电话、数字音乐播放器或存储卡。
[0201]图19至图21示出了可以应用根据实施例的半导体器件的半导体系统的示例的图。
[0202]图19示出了平板个人电脑(PC) 1200，图20示出了笔记本电脑1300，图21示出了智能电话1400。根据如这里阐述的实施例的半导体器件I至11中的至少一个可以用在平板PC1200、笔记本电脑1300和智能电话1400中。
[0203]根据如这里阐述的实施例的半导体器件I至11还可以应用于除这里阐述的装置之外的各种IC装置。
[0204]上面已经将平板PC1200、笔记本电脑1300和智能电话1400描述为根据实施例的半导体系统的示例。
[0205]在一些实施例中，半导体系统可以设置为例如计算机、超移动PC(UMPC)、工作站、上网本、PDA、便携式电脑、无线电话、移动电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、3维电视机、数字录音机、数字音频播放机、数字图片记录机、数字图片播放机、数字录像机或者数字视频播放机。
[0206]通过总结和回顾，因为多栅极晶体管使用3D沟道，所以其可以被缩放(scaled)。可以在不需要增加多栅极晶体管的栅极长度的情况下改善当前控制能力。此外，可以有效地抑制沟道区的电势受漏电压影响的短沟道效应(SEC)。
[0207]提供了可以通过改善在高电压下的操作稳定性来增强器件操作特性的半导体器件。
[0208]在实施例中，鳍型图案组可以具有η个鳍型图案，η可以是大于I的整数。栅电极可以与在鳍型图案组中(例如，完全地在鳍型图案组中)的η个鳍型图案交叉，接触件可以与在鳍型图案组中(例如，完全地在鳍型图案组中)的η-1个或更少个鳍型图案交叉。
[0209]在这里已经公开了示例实施例，虽然采用了特定的术语，但是仅将以一般性的和描述性的含义来使用和解释它们，而非出于限制性的目的。在某些情况下，如截止到本申请提交时的本领域技术人员将清楚的，结合具体实施例描述的特征、特性和/或元件可以单独地使用或与结合其它实施例描述的特征、特性和/或元件组合使用，除非另有特别指明。因此，本领域技术人员将理解的是，在不脱离如权利要求所阐述的本发明的精神和范围的情况下，可以做出形式和细节上的各种改变。
【主权项】
1.一种半导体器件，所述半导体器件包括: 第一鳍图案和第二鳍图案，由第一沟槽隔开，第一鳍图案和第二鳍图案沿第一方向延伸； 栅电极，沿第二方向延伸，栅电极与第一鳍图案和第二鳍图案交叉；以及接触件，在栅电极的至少一侧上，接触件接触第一鳍图案，接触件具有不接触第二鳍图案的底表面， 在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。2.根据权利要求1所述的半导体器件，所述半导体器件还包括填充第一沟槽的一部分的场绝缘层， 其中，接触件的底表面接触场绝缘层。3.根据权利要求2所述的半导体器件，其中，在接触件与第一鳍图案交叉的区域中，第一鳍图案的全部侧壁接触场绝缘层。4.根据权利要求2所述的半导体器件，其中，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中，第二鳍图案的一部分相比于场绝缘层的顶表面进一步向上突出。5.根据权利要求1所述的半导体器件，其中: 第一沟槽在第二鳍图案的两侧上，并且 半导体器件还包括第二沟槽，第二沟槽比第一沟槽深，在第二鳍图案的侧面上，第二沟槽直接地相邻于第一沟槽。6.根据权利要求1所述的半导体器件，所述半导体器件还包括: 第二沟槽，直接地相邻于第一沟槽，第二沟槽比第一沟槽深；以及 突出结构，在第一沟槽和第二沟槽之间的边界处，突出结构从第一沟槽的底部突出。7.根据权利要求6所述的半导体器件，其中，突出结构的高度小于第一高度。8.根据权利要求1所述的半导体器件，其中，接触件不接触第二鳍图案。9.根据权利要求1所述的半导体器件，所述半导体器件还包括: 场绝缘层，填充第一沟槽的一部分；以及 绝缘层图案，在场绝缘层上，绝缘层图案接触场绝缘层，绝缘层图案在接触件和第二鳍图案之间， 其中，从第一沟槽的底部到绝缘层图案的高度小于第二高度。10.根据权利要求1所述的半导体器件，所述半导体器件还包括在栅电极的侧壁上的间隔件，间隔件沿第二方向延伸， 其中，第一鳍图案的一部分在间隔件和接触件之间。11.根据权利要求10所述的半导体器件，其中，第一鳍图案的在间隔件和接触件之间的顶表面比第一鳍图案的被栅电极叠置的顶表面更多地凹进。12.根据权利要求10所述的半导体器件，其中，第一鳍图案的在间隔件和接触件之间的顶表面与第一鳍图案的被栅电极叠置的顶表面位于相同的平面中。13.根据权利要求1所述的半导体器件，所述半导体器件还包括: 间隔件，在栅电极的侧壁上，间隔件沿第二方向延伸；以及 绝缘层图案，在被间隔件叠置的第一鳍图案和接触件之间。14.一种半导体器件，所述半导体器件包括: 有源区域，由第一沟槽限定； 第一鳍图案，在有源区域中，第一鳍图案由比第一沟槽浅的第二沟槽限定，第一鳍图案沿第一方向延伸； 第二鳍图案，在有源区域的最外侧上，第二鳍图案由第二沟槽限定，第二鳍图案沿第一方向延伸，第二鳍图案在第一沟槽和第一鳍图案之间； 栅电极，沿第二方向延伸，栅电极与第一鳍图案和第二鳍图案交叉；以及 接触件，在栅电极的至少一侧上，接触件接触第一鳍图案，接触件具有不接触第二鳍图案的底表面， 在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度，在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度，第一高度小于第二高度。15.根据权利要求14所述的半导体器件，所述半导体器件还包括填充第一沟槽的一部分和第二沟槽的一部分的场绝缘层， 其中，接触件的底表面沿着场绝缘层的顶表面。16.一种半导体器件，所述半导体器件包括: 鳍图案，沿第一方向延伸； 栅电极，沿不同于第一方向的第二方向延伸，栅电极与每个鳍图案交叉；以及 接触件，在栅电极的至少一侧上，与被栅电极交叉的鳍图案的数量相比，接触件与较少数量的鳍图案交叉。17.根据权利要求16所述的半导体器件，其中: 鳍图案的被接触件交叉的第一部分具有第一高度，鳍图案的被栅电极交叉的第二部分具有第二高度，并且 第一高度小于第二高度。18.根据权利要求16所述的半导体器件，其中，接触件交叉的鳍图案比栅电极交叉的鳍图案少一个。19.根据权利要求16所述的半导体器件，其中，接触件交叉的鳍图案比栅电极交叉的鳍图案少两个。20.根据权利要求16所述的半导体器件，其中，接触件与至少一个鳍图案部分地交叉。
【文档编号】H01L29/78GK106057890SQ201610169618
【公开日】2016年10月26日
【申请日】2016年3月23日 公开号201610169618.X, CN 106057890 A, CN 106057890A, CN 201610169618, CN-A-106057890, CN106057890 A, CN106057890A, CN201610169618, CN201610169618.X
【发明人】刘庭均, 李炯宗, 金盛民, 张锺光
【申请人】三星电子株式会社