半导体器件的制作方法
【技术领域】
[0001]本发明涉及一种半导体器件，且尤其涉及一种实现抑制电特性变化的半导体器件。
【背景技术】
[0002]为了使半导体器件有高击穿电压和低损耗，最近越来越多地采用碳化硅作为形成半导体器件的材料。与常规地广泛用于形成半导体器件的材料的硅相比，碳化硅是一种带隙大于硅的宽带隙半导体。因此，通过采用碳化硅作为形成半导体器件的材料，能够实现半导体器件的更高的击穿电压和更低的导通电阻。当在高温环境使用时，与包含硅材料的半导体器件相比，包含碳化硅材料的半导体器件还具有特性降低更小的优势。
[0003]包含碳化硅构成材料的半导体器件的实例包括金属氧化物半导体场效应晶体管(MOSFET)和肖特基势皇二极管(SBD)。MOSFET是一种其中通过用被定义为边界的指定阈值电压控制是否在沟道区域中形成反型层来允许或不允许电流通过的半导体器件。由于允许或不允许电流通过的阈值电压的变化，该MOSFET在不能得到的其稳定操作方面有劣势。为了解决这个问题，通过研宄形成栅极氧化物膜的条件，例如提出了减小阈值电压的不稳定性(参照，例如 Mitsuo Okamoto 等人，“Reduct1n of Instability in Vth of4H_SiC C-Face MOSFETs，，，the 59th Spring Meeting,Proceedings, The Japan Societyof Applied Physics, 2012 年 3 月，15-309 页(NPD I))。
[0004]引用列表
[0005]非专利文献
[0006]NPD I:Mitsuo Okamoto 等人，“Reduct1n of Instability in Vth of 4H_SiCC-Face MOSFETs”，the 59th Spring Meeting,Proceedings,The Japan Society ofApplied Physics, 2012 年 3 月，15-309 页
【发明内容】
[0007]技术问题
[0008]虽然提出了如上所述的抑制MOSFET的阈值电压变化的建议，但是没有得到它的详细原因。因此，在常规MOSFET中难以有效抑制诸如阈值电压的电特性变化。然后，本发明的目的在于提供一种实现有效抑制电特性诸如阈值电压变化的半导体器件。
[0009]问题的解决方案
[0010]根据本发明的半导体器件包括:包括主表面的碳化硅衬底，该主表面相对于{0001}面具有偏离角；和形成为与该主表面接触的欧姆电极。在碳化硅衬底与欧姆电极的接触界面的至少一部分处暴露基底表面。
[0011]本发明人对具有这种欧姆电极形成在碳化硅衬底上的构造的半导体器件的诸如阈值电压的电特性变化的原因进行了详细的研宄，由此得到了下面的研宄结果并获得了本发明。
[0012]首先，在其中欧姆电极形成在碳化硅衬底上的半导体器件中，在向该半导体器件施加电压之前，在欧姆电极和碳化硅衬底之间的接触界面周围存在源于电极材料的块状物。在施加预定时间段的电压之后，该块状物消失了。也就是，在向欧姆电极施加电压之前和之后，在欧姆电极和碳化硅衬底之间接触界面处的元素(例如，在欧姆电极由TiAlSi合金构成的实例中的硅元素)的分布状态改变了。
[0013]本发明人对如上所述的元素分布状态的这种变化是由半导体器件的电特性变化引起的事实给予了关注，找到了在欧姆电极和碳化硅衬底之间接触界面处的更稳定的结构，并获得了本发明。也就是，在根据本发明的半导体器件中，在碳化硅衬底与欧姆电极的接触界面的至少一部分处暴露基底表面。因此，得到了与在接触界面不暴露基底表面的情况相比的更稳定的结构，从而缓和了电特性的变化。因此，根据本发明的半导体器件，能够提供一种实现有效抑制电特性变化的半导体器件。
[0014]在上述的半导体器件中，欧姆电极可包含N1、Ti和Al中的至少一种金属。更具体地，欧姆电极可由TiAlSi合金或NiSi合金构成。因此能够获得在欧姆电极和碳化娃衬底之间的良好的欧姆接触。
[0015]在上述的半导体器件中，基底表面在偏离角的方向上的长度可为不小于36nm且不大于430nm。当基底表面的长度小于36nm时，难以充分确保在碳化娃衬底和欧姆电极的接触界面处暴露基底表面的区域。当基底表面的长度超过430nm时，电极材料可能会刺穿(穿过)n型SiC源极区，这可能会防碍MOSFET的操作。由于这种原因，基底表面的长度优选为不小于36nm且不大于430nm，且进一步优选为不小于50nm且不大于143nm。因此能够进一步抑制半导体器件的电特性变化。
[0016]上述半导体器件可进一步包括:氧化物膜，其形成为与碳化硅衬底接触；栅电极，其形成为与该氧化物膜接触，以使该氧化物膜处于栅电极和碳化硅衬底之间；和漏电极，其形成为与碳化硅衬底接触。欧姆电极可以是源电极。源电极和漏电极可配置为使得能够利用施加到栅电极的栅极电压控制在源电极和漏电极之间流动的电流。首次测量的半导体器件的第一阈值电压和在向半导体器件连续施加应力1000小时之后测量的半导体器件的第二阈值电压之间的差可在±0.2V以内。在这里，施加应力是指在源电极的电压为OV且漏电极的电压为OV的同时向栅电极施加-15V的栅极电压。因此能够提供一种实现进一步抑制阈值电压变化的半导体器件。
[0017]在这里，参考图11和12将描述阈值电压的定义。在图11和12中，横坐标表示栅极电压(Vg)，纵坐标表示漏极电流(Id)。参考图11，首先，想栅极电压(Vg)变化的情况下测量漏极电流(Id)。当栅极电压为负时，基本上没有漏极电流流过。随着栅极电压的升高，漏极电流突然开始流动。阈值电压(Vth)是指在漏极电流开始流动时的栅极电压。更具体地，阈值电压(Vth)是指当漏极电压设定为0.1V、源电压设定为OV并且漏极电流设定为InA时的栅极电压。跨源极和漏极的电压(Vds)设定为0.1V。
[0018]现在将参考图12描述阈值电压的变化。最初，在向半导体器件施加的栅极电压变化的情况下测量漏极电流。将漏极电流设定为InA时的栅极电压定义为第一阈值电压(Vthl) ο然后，向半导体器件施加应力。此后，在栅极电压变化的情况下测量漏极电流。然后，将漏极电流设定为InA时的栅极电压定义为第二阈值电压(Vth2)。阈值电压随着施加应力而改变。
[0019]也就是，在完成半导体器件制造之后，进行用于出货检验的操作测试，随后将半导体器件出货。在本发明中，首次测量的半导体器件的第一阈值电压包括在半导体器件出货之后通过首次向栅电极施加电压来测量第一阈值电压的情况。
[0020]发明的有利效果
[0021]从以上描述明显的，根据本发明的半导体器件，能够提供一种实现充分抑制诸如阈值电压的电特性变化的半导体器件。
【附图说明】
[0022]图1是示出根据第一实施例的MOSFET的结构的示意横截面图。
[0023]图2是以放大方式示出根据第一实施例的MOSFET的结构的示意横截面图。
[0024]图3是示意性示出制造根据第一实施例的半导体器件的方法的流程图。
[0025]图4是用于示例制造根据第一实施例的半导体器件的方法的示意横截面图。
[0026]图5是用于示例制造根据第一实施例的半导体器件的方法的示意横截面图。
[0027]图6是用于示例制造根据第一实施例的半导体器件的方法的示意横截面图。
[0028]图7是用于示例制造根据第一实施例的半导体器件的方法的示意横截面图。
[0029]图8是用于示例制造根据第一实施例的半导体器件的方法的示意横截面图。
[0030]图9是示出根据第二实施例的MOSFET的结构的示意横截面图。
[0031]图10是示出根据第三实施例的SBD的结构的示意横截面图。
[0032]图11是示出栅极电压和漏极电流之间关系的图。
[0033]图12是示出栅极电压和漏极电流之间关系的图。
[0034]图13是示出施加栅极电压的时间段和阈值电压变化之间关系的图。
[0035]图14是在实例的MOSFET中通过EDX对硅元素的绘图。
[0036]图15是实例中MOSFET的BF-STEM照片。
[0037]图16 是实例中 MOSFET 的 HAADF-STEM 照片。
[0038]图17是在实例的MOSFET中通过EDX对硅元素的绘图。
[0039]图18是实例中MOSFET的BF-STEM照片。