操作中，至少由牺牲栅极结构120包围的该覆盖层的部分将充当装置100的沟道区。
[0029]图2J显示执行一个或多个凹入蚀刻制程以移除绝缘材料层109、116的至少部分且在一些应用中，相对围绕结构移除全部材料层109、116以后的装置100。该制程操作导致暴露位于牺牲栅极结构120下方的该覆盖材料的支腿108L的部分。所移除的层109、116的量(也就是厚度)可取决于将要在装置100上形成的源/漏区的尺寸或厚度。
[0030]图2K显示执行外延生长制程以在牺牲栅极结构120下方的覆盖材料108的支腿108L的暴露部分上形成源/漏区130以后的装置100。如上所述，牺牲栅极结构120的构造材料经选择以使用于形成源/漏区的外延材料不会在牺牲栅极结构120上生长。依据覆盖层108的组成，源/漏区130可由各种不同的半导体材料组成。例如，该源/漏区可由硅、SiGe、II1-V 族材料、InGaAs、GaAs、InAs、GaSb、InSbAs 等组成。源 / 漏区 130 的物理尺寸可依据特定的应用而变化。
[0031]图2L显示执行一个或多个蚀刻制程以相对围绕结构移除牺牲栅极结构120以及栅极覆盖层122以后的装置100。
[0032]图2M显示在装置100上沉积绝缘材料层132以后，在执行CMP制程以平坦化绝缘材料层132的上表面以后，以及在执行凹入蚀刻制程以使绝缘材料层132凹入至想要的高度水平(也就是与源/漏区130的上表面大致齐平)以后的装置100。如图所示，凹入绝缘材料层132填充源/漏区130之间的区域。绝缘材料层132可由各种不同的材料组成，例如二氧化硅、氮化硅、氮氧化硅或半导体制造工业中常用的任意其它介电材料等，或者多层这样的材料等，且绝缘材料层132可通过执行各种技术形成，例如CVD、ALD等。
[0033]图2N显示在凹入绝缘材料层132及源/漏区130上沉积绝缘材料层117以后，在执行CMP制程以平坦化绝缘材料层117的上表面以后，以及执行凹入蚀刻制程以将绝缘材料层117凹入至想要的厚度(例如约5至10纳米)以后的装置100。在完整阅读本申请以后，本领域的技术人员很容易了解，绝缘材料层117将有效充当源/漏区130与尚未形成的装置100的最终栅极结构之间的绝缘间隔材料。绝缘材料层132可由各种不同的材料组成，例如二氧化硅、氮化硅、氮氧化硅或半导体制造工业中常用的任意其它介电材料等，或者多层这样的材料等，且它可通过执行各种技术形成，例如CVD、ALD等。
[0034]接着，如图20所示，在装置100上形成示例最终栅极结构134。图中显示纳米线装置100的栅极长度(GL)及栅极宽度(GW)方向。在一个示例实施例中，示意最终栅极结构134包括示例栅极绝缘层(未单独显示)以及示例栅极电极(未单独显示)。在最终栅极结构134上方还可形成示例栅极覆盖层136(例如氮化硅)。图中还显示可邻近最终栅极结构134形成的示例侧间隙壁138 (例如氮化硅)，不过此类间隙壁138可能不是在所有应用中都必要。图中还显示绝缘材料层140，例如二氧化硅。最终栅极结构134、栅极覆盖层136以及侧间隙壁138(如使用)都可通过使用传统的制造技术形成。栅极绝缘层可由各种不同的材料组成，例如二氧化硅、高k(k值大于10)绝缘材料(其中k为相对介电常数)等。该栅极绝缘层的厚度也可依据特定的应用而变化，例如它可具有约0.5至3纳米的物理厚度。类似地，栅极电极也可由各种导电材料组成，例如高掺杂多晶硅或非晶硅，或者它可由充当栅极电极的一个金属层或者金属层堆叠组成。栅极电极也可由与装置的所需功函数匹配的一个金属层以及用以防止氧化并提供良好的接触黏附力及低金属电阻的金属层盖体组成。在完整阅读本发明以后，本领域的技术人员将意识到，最终栅极结构(也就是栅极绝缘层以及栅极电极)意图为代表性质。也就是说，最终栅极结构134可由各种不同的材料组成，且它可具有各种配置。如图所示，最终栅极结构134包覆覆盖材料108的上部108U以及覆盖材料108的支腿108L的部分。于操作中，至少由最终栅极结构134包围的该覆盖层的部分将充当装置100的沟道区。
[0035]在一个实施例中，可在暴露的覆盖材料108上及周围沉积最终栅极结构134的材料，接着沉积栅极覆盖层136的材料。随后，可图案化该些材料层以定义基本的最终栅极结构134以及位于栅极结构134的顶部的栅极覆盖层136。如需要，接着，可通过使用传统技术邻近最终栅极结构134形成侧间隙壁138。不过，由于已形成外延源/漏区130，可能不需要间隙壁138，或者，如使用的话，它们可由任意需要的材料形成，例如低k材料，以降低源/漏区接触与最终栅极结构134之间的电容。接着，通过将栅极覆盖层136用作抛光停止层可沉积并平坦化绝缘材料层140。
[0036]在另一个流程中，可在绝缘材料层117以及覆盖材料108的暴露部分上首先沉积绝缘材料层140。接着，可图案化绝缘材料层140以在该覆盖材料的暴露部分上方定义栅极开口(未图示)，其中，绝缘材料层117充当该栅极开口的“底部”。覆盖材料108的暴露部分暴露于该栅极开口内。可使用传统的光刻及蚀刻技术以在绝缘材料层140中形成该栅极开口。接着，通过使用与传统替代栅极制造材料中所使用的技术类似的技术，可在绝缘材料层140的栅极开口中顺序沉积最终栅极结构134的材料。最后，执行一个或多个CMP制程以移除位于该栅极开口外部以及绝缘材料层140上方的最终栅极结构134的材料。在这个制造点，可使最终栅极结构134的材料凹入该栅极开口内，从而为栅极覆盖层136留出空间。过填充位于该凹入栅极材料上方的该栅极开口的剩余部分，并接着通过将绝缘材料层140用作抛光停止层来执行CMP制程，以移除多余的该栅极覆盖材料，从而可形成栅极覆盖层 136。
[0037]在图20中所示的制造点，可执行传统的制造技术来完成装置100的制造。例如，通过使用传统的技术可在装置100上方形成接触及金属化层。
[0038]图2P显示一个实施例，其中，可在鳍片106上形成三个覆盖材料层而不是图2B中所示的单个覆盖层108。除此以外，装置的制程以及最终结构相同。因此，除通过执行已知的外延沉积制程围绕鳍片106顺序形成三个半导体覆盖材料层108、144、150以外，图2P显示的装置100所处的制造点与图2B所示的制造点对应。覆盖层108、144以及150的厚度及构造材料可依据特定的应用而变化。覆盖层108、144以及150不需要都具有相同的厚度，不过此类情况可能发生。例如，在一个实施例中，所有的覆盖层108、144以及150可具有约2至4纳米的相同厚度。一般来说，构成覆盖层108、144以及150的材料应使得相对该些覆盖层(通过蚀刻)可选择性移除鳍片106的材料(也就是衬底)，下面将作详细说明。在一个示例实施例中，层108及150可由相同的半导体材料制成，且该些层可由专门针对N型或P型装置的材料制成。在另一个实施例中，三个覆盖层108、144以及150可全部由相同的半导体材料制成，例如具有不同锗浓度的硅锗。例如，与层108及150所使用的硅锗材料的锗浓度相比，层144(中间层或核心)可具有较低锗浓度。作为一个特定例子，对于PM0S装置，层144可由SiGe制成，其中，典型的锗浓度在10至35%之间变化，而层108及150可由SiGe制成，其中，典型的锗浓度在40至75%之间变化。对于NM0S装置，层108、144以及150可类似地具有较低锗浓度或基于II1-V族化合物半导体材料，例如InAs、InGaAs以及InGaSb等。如需要，当形成覆盖层108、144以及150时可将各种材料(例如用于第IV族半导体的碳)纳入覆盖层108、144以及150中。在一个示例实施例中，覆盖层108、144以及150可为II1-V族材料、InGaAs、GaAs、InAs、GaSb、InSbAs、SiGe等。在完整阅读本申请以后，本领域的技术人员将了解，在最终的装置中，大部分电流将在较外半导体层108、150中流动，而覆盖层144将充当两层108、150之间的核心或阻障。也就是说，在这个实施例中，层108及150将定义该装置的主要沟道区(也被称为表面沟道)，在装置100操作期间基本上全部电流将在该主要沟道区流动，而层144将充当核心区，在装置100操作时，几乎没有电流在层144中流动。
[0039]由于本领域的技术人员借助这里的教导可以很容易地以不同但等同的方式修改并实施本发明，因此上述特定的实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明不限于这里所示