包括将源极区域与漏极区域互连的半导体板的半导体器件的制作方法
【专利说明】包括将源极区域与漏极区域互连的半导体板的半导体器件
[0001]相关申请的交叉引用
[0002]本申请是2014 年 6 月 24 日提交的标题为“SEMICONDUCTOR DEVICE INCLUDING ASEMICONDUCTOR SHEET UNIT INTERCONNECTING A SOURCE AND A DRAIN”的美国专利申请第14/312，739号的部分继续申请，其全部内容结合于此作为参考。
技术领域
[0003]本发明涉及半导体器件，更具体地，包括将源极区域与漏极区域互连的半导体板的半导体器件。
【背景技术】
[0004]本发明涉及一种半导体器件，更具体的涉及一种包括将源极区域与漏极区域互连的半导体板的半导体器件。
[0005]传统的垂直全环栅(VGAA)金属氧化物半导体场效应晶体管(MOSFET)是包括多个源极、多个漏极和多条纳米线的半导体器件。每条纳米线在垂直方向上延伸、互连，并因此在相应的一个源极和相应的一个漏极之间作为沟道，并且每条纳米线具有点的截面形状。这种沟道的改变可以改进半导体器件的性能。
[0006]传统的垂直环栅(VGAA)金属氧化物半导体场效应晶体管(MOSFET)为包括源极区域、漏极区域、以及纳米线的半导体器件。纳米线在垂直方向上延伸、将源极区域与漏极区域互连、并因此作为源极区域和漏极区域之间的沟道，并且具有圆点的横截面形状。这样的沟道的修改改进了半导体器件的性能。
【发明内容】
[0007]为了解决现有技术中的问题，本发明提供了一种半导体器件，包括:衬底，在基本水平方向上延伸；第一源极/漏极(S/D)，形成于所述衬底上；第二 S/D，设置在所述第一 S/D之上；以及半导体板单元，在基本垂直方向上延伸并且使所述第一 S/D与第二 S/D互连。
[0008]在上述半导体器件中，其中，所述半导体板单元沿着基本水平平面具有直线截面形状。
[0009]在上述半导体器件中，其中，所述半导体板单元沿着基本水平平面具有不同于直线的截面形状。
[0010]在上述半导体器件中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板。
[0011 ] 在上述半导体器件中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有相同形状的多个截面。
[0012]在上述半导体器件中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有相同形状的多个截面；其中，所述截面具有相同的尺寸。
[0013]在上述半导体器件中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有相同形状的多个截面；其中，所述截面具有不同的尺寸。
[0014]在上述半导体器件中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导；其中，所述截面形状单元包括具有不同形状的多个截面。
[0015]在上述半导体器件中，进一步包括:第三S/D，形成在所述衬底上；第四S/D，设置在所述第三S/D之上，以及纳米线单元，在垂直方向上延伸，使所述第三S/D与所述第四S/D互连，并且具有点的截面形状。
[0016]在上述半导体器件中，进一步包括围绕所述半导体板单元的栅极。
[0017]根据本发明的另一个方面，提供了一种用于制造半导体器件的方法，包括:提供在基本水平方向上延伸的衬底；在所述衬底上形成第一源极/漏极(S/D);在所述第一 S/D之上形成第二 S/D ;以及形成在基本垂直方向上延伸并且使所述第一 S/D与所述第二 S/D互连的半导体板单元。
[0018]在上述方法中，其中，所述半导体板单元沿着基本水平平面具有直线截面形状。
[0019]在上述方法中，其中，所述半导体板单元沿着基本水平平面具有不同于直线的截面形状。
[0020]在上述方法中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板。
[0021]在上述方法中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有相同形状的多个截面。
[0022]在上述方法中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有相同形状的多个截面；其中，所述截面具有相同的尺寸。
[0023]在上述方法中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有相同形状的多个截面；其中，所述截面具有不同的尺寸。
[0024]在上述方法中，其中，所述半导体板单元包括沿着基本水平平面共同地限定截面形状单元的多个半导体板；其中，所述截面形状单元包括具有不同形状的多个截面。
[0025]在上述方法中，进一步包括:在所述衬底上形成第三S/D ;在所述第三S/D之上形成第四S/D ;以及形成在垂直方向上延伸的纳米线单元，所述纳米线单元使所述第三S/D与所述第四S/D互连，并且具有点的截面形状。
[0026]在上述方法中，进一步包括形成围绕所述半导体板单元的栅极。
[0027]根据本发明的又一个方面，提供了一种半导体器件，包括:衬底；第一源极/漏极(S/D)区域，设置在所述衬底上；第二 S/D区域，设置在所述第一 S/D区域之上；以及半导体板，将所述第一 S/D区域与所述第二 S/D区域互连并包括多个弯转。
[0028]在上述半导体器件中，其中，所述半导体板具有沿基本水平平面的曲折的横截面形状。
[0029]在上述半导体器件中，其中，所述半导体板具有沿基本水平平面的曲折的横截面形状；其中，所述曲折的横截面形状通常为圆形和多边形中的一个。
[0030]在上述半导体器件中，其中，所述半导体板具有沿基本水平平面的螺旋形的横截面形状。
[0031]在上述半导体器件中，其中，所述半导体板具有沿基本水平平面的螺旋形的横截面形状；其中，所述螺旋形的横截面形状通常为圆形和多边形中的一个。
[0032]在上述半导体器件中，其中，所述半导体板的所述弯转基本彼此平行。
[0033]根据本发明的又一个方面，提供了一种半导体器件，包括:衬底；第一源极/漏极(S/D)区域，设置在所述衬底上；第二 S/D区域，设置在所述第一 S/D区域之上；半导体板，将所述第一 S/D区域与所述第二 S/D区域互连；以及硅化物，围绕所述第二 S/D区域。
[0034]在上述半导体器件中，其中，所述半导体板包括多个弯转。
[0035]在上述半导体器件中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的曲折的横截面形状。
[0036]在上述半导体器件中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的曲折的横截面形状；其中，所述曲折的横截面形状通常为圆形和多边形中的一个。
[0037]在上述半导体器件中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的螺旋形的横截面形状。
[0038]在上述半导体器件中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的螺旋形的横截面形状；其中，所述螺旋形的横截面形状通常为圆形和多边形中的一个。
[0039]在上述半导体器件中，其中，所述半导体板包括多个弯转；其中，所述半导体板的所述弯转基本彼此平行。
[0040]根据本发明的又一个方面，提供了一种制造半导体器件的方法，所述方法包括:提供衬底；在所述衬底上方形成第一半导体层；在所述第一半导体层上方形成第二半导体层；在所述第二半导体层上方形成第三半导体层；形成延伸穿过所述第二半导体层和所述第三半导体层并进入至所述第一半导体层内的凹槽；以及在形成所述凹槽之后，形成围绕所述第三半导体层的硅化物。
[0041 ] 在上述方法中，其中，所述半导体板包括多个弯转。
[0042]在上述方法中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的曲折的横截面形状。
[0043]在上述方法中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的曲折的横截面形状；其中，所述曲折的横截面形状通常为圆形和多边形中的一个。
[0044]在上述方法中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的螺旋形的横截面形状。
[0045]在上述方法中，其中，所述半导体板包括多个弯转；其中，所述半导体板具有沿基本水平平面的螺旋形的横截面形状；其中，所述螺旋形的横截面形状通常为圆形和多边形中的一个。
[0046]在上述方法中，其中，所述半导体板包括多个弯转；其中，所述半导体板的所述弯转基本彼此平行。
【附图说明】
[0047]当结合参考附图进行阅读时，根据下文具体的描述可以更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件无序按比例绘制。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0048]图1至图12是根据一些实施例的在制造的各个阶段的半导体器件的示意性截面图。
[0049]图13A至图13F是根据一些实施例的示出了半导体板单元的截面形状的示意性顶视图。
[0050]图14A至图14D是根据一些实施例的示出了半导体板单元和纳米线单元的截面形状的示意性顶视图。
[0051]图15是根据一些实施例的半导体器件的示例性实施例的示意性透视图。
[0052]图16是根据一些实施例的示出了用于制造半导体器件的方法的流程图。
[0053]图17是根据一些实施例的制造半导体器件的示例性方法的流程图。
[0054]图18至图24是示出了根据一些实施例的示例性半导体器件的制造中的各个阶段的示意性截面图。
[0055]图25A至图2f5D是示出了根据一些实施例的半导体器件的半导体板的横截面形状的示意性顶视图。
[0056]图26A至图26F是示出了根据一些实施例的半导体器件的半导体板单元的横截面形状的示意性顶视图。
[0057]图27A至图27D是示