具有包括多段的源极/漏极区的集成电路器件的制作方法
【技术领域】
[0001]本公开总地涉及电子器件的领域，更具体地，涉及集成电路器件。
【背景技术】
[0002]多栅晶体管可以用于高密度集成电路器件。多栅晶体管中的一些可以包括设置在基板上的硅主体和设置在硅主体的表面上的栅极。
[0003]多栅晶体管中的一些可以使用三维(3D)沟道并因而可以容易地按比例缩小。此夕卜，多栅晶体管可以具有改善的电流控制能力而不增加栅极长度。另外，多栅晶体管可以减少短沟道效应(SCE)。
【发明内容】
[0004]一种半导体器件可以包括在第一方向上从基板突出并在交叉第一方向的第二方向上延伸的有源鳍。该器件还可以包括设置在有源鳍上在交叉第二方向的第三方向上延伸的栅极电极、在邻近栅极电极的有源鳍中的沟槽以及在沟槽中的半导体图案。半导体图案可以包括第一段(segment)和第二段，第一段可以设置在栅极电极和第二段之间。第一段可以具有在第二方向上的第一最大宽度，该第一最大宽度可以不同于第二段在第二方向上的第二最大宽度。第一段可以具有在第一方向上的第一最大厚度，该第一最大厚度可以不同于第二段在第一方向上的第二最大厚度。
[0005]根据一些实施例，第一最大宽度可以小于第二最大宽度。在一些实施例中，第一最大厚度可以小于第二最大厚度。
[0006]根据一些实施例，第一最大厚度可以大于第二最大厚度。在一些实施例中，第一最大宽度可以大于第二最大宽度。
[0007]根据一些实施例，半导体图案还可以包括设置在第二段下面的第三段。第二段可以设置在第一段和第三段之间，第三段可以具有在第二方向上的第三最大宽度，该第三最大宽度可以不同于第二段的第二最大宽度。
[0008]在一些实施例中，第一最大宽度可以小于第二最大宽度，第二最大宽度可以小于第三最大宽度。
[0009]在一些实施例中，第一最大宽度可以大于第二最大宽度，第二最大宽度可以大于第三最大宽度。
[0010]在一些实施例中，第一最大宽度可以大于第二最大宽度，第二最大宽度可以小于第三最大宽度。
[0011]根据一些实施例，该器件还可以包括设置在栅极电极和有源鳍之间的栅极绝缘层。栅极绝缘层可以覆盖栅极电极的侧面。
[0012]一种半导体器件可以包括:基板，包括第一区域和第二区域；第一有源鳍，在第一方向上从基板突出并在交叉第一方向的第二方向上延伸；以及第二有源鳍，在第一方向上从基板突出并在第二方向上延伸。第一有源鳍可以设置在第一区域中，第二有源鳍可以设置在第二区域中。该器件还可以包括在第一有源鳍中的第一沟槽、在第二有源鳍中的第二沟槽、在第一沟槽中的第一半导体图案以及在第二沟槽中的第二半导体图案。第一半导体图案可以包括沿第一方向设置的第一多个段，第二半导体图案可以包括沿第一方向设置的第二多个段。第一半导体图案和第二半导体图案可以具有不同的形状。
[0013]根据一些实施例，第一多个段中的各段在第二方向上的最大宽度可以从第一有源鳍的顶表面到底表面单调地增大，第二多个段中的各段在第二方向上的最大宽度可以从第二有源鳍的顶表面到底表面单调地增大。
[0014]根据一些实施例，第一多个段中的各段在第二方向上的最大宽度可以从第一有源鳍的顶表面到底表面单调地增大，第二多个段中的各段在第二方向上的最大宽度可以基本上彼此相等。
[0015]在一些实施例中，第一多个段中的各段在第二方向上的最大宽度可以从第一有源鳍的顶表面到底表面单调地减小，第二多个段中的各段在第二方向上的最大宽度可以基本上彼此相等。
[0016]根据一些实施例，第一半导体图案和第二半导体图案可以具有不同的导电类型。
[0017]在一些实施例中，该器件还可以包括在邻近第一沟槽的第一有源鳍上的第一栅极电极和在邻近第二沟槽的第二有源鳍上的第二栅极电极。第一栅极电极可以在交叉第二方向的第三方向上延伸，第二栅极电极可以在第三方向上延伸。第一栅极电极和第二栅极电极可以具有不同的栅极间距。
[0018]一种用于制造半导体器件的方法可以包括形成在第一方向上从基板突出并在交叉第一方向的第二方向上延伸的有源鳍以及在有源鳍上形成虚设栅极电极。该方法还可以包括顺序地进行第一蚀刻工艺和第二蚀刻工艺以在邻近虚设栅极电极的有源鳍中形成第一沟槽。第一蚀刻工艺可以使用第一蚀刻剂进行第一时长，第二蚀刻工艺可以使用第二蚀刻剂进行第二时长。该方法还可以包括顺序地进行第三蚀刻工艺和第四蚀刻工艺以在第一沟槽下面的有源鳍中形成第二沟槽。第三蚀刻工艺可以使用第三蚀刻剂进行第三时长，第四蚀刻工艺可以使用第四蚀刻剂进行第四时长。第一、第二、第三和第四蚀刻工艺可以在一个腔室中进tx。
[0019]在一些实施例中，第一蚀刻工艺和第三蚀刻工艺的每个可以包括各向异性刻蚀工艺，第二蚀刻工艺和第四蚀刻工艺的每个可以包括各向同性蚀刻工艺。
[0020]根据一些实施例，第一蚀刻剂的浓度可以不同于第三蚀刻剂的浓度，第二蚀刻剂的浓度可以不同于第四蚀刻剂的浓度。
[0021]根据一些实施例，第一蚀刻剂的浓度可以低于第三蚀刻剂的浓度，第二蚀刻剂的浓度可以低于第四蚀刻剂的浓度。
[0022]在一些实施例中，第一时长可以不同于第三时长，第二时长可以不同于第四时长。
[0023]根据一些实施例中，第一时长可以比第三时长更长，第二时长可以比第四时长更长。
[0024]在一些实施例中，该方法可以另外包括在进行第二蚀刻工艺之后对有源鳍进行第一钝化工艺以及在进行第四蚀刻工艺之后对有源鳍进行第二钝化工艺。
[0025]根据一些实施例，该方法可以另外包括在虚设栅极电极的侧面上形成间隔物。间隔物可以在形成第一和第二沟槽时同时地形成。
[0026]一种用于制造半导体器件的方法可以包括:在基板中形成有源图案；对基板顺序地进行第一各向异性刻蚀工艺和第一各向同性蚀刻工艺以在有源图案中形成第一沟槽；以及对包括第一沟槽的有源图案进行第一钝化工艺。该方法还可以包括:在进行第一钝化工艺之后，对基板顺序地进行第二各向异性刻蚀工艺和第二各向同性蚀刻工艺以在第一沟槽下面的有源图案中形成第二沟槽；以及对包括第二沟槽的有源图案进行第二钝化工艺。第一各向异性刻蚀工艺和第二各向异性刻蚀工艺可以在不同的处理条件下进行，第一各向同性蚀刻工艺和第二各向同性蚀刻工艺可以在不同的处理条件下进行。第一和第二各向异性刻蚀工艺、第一和第二各向同性蚀刻工艺以及第一和第二钝化工艺可以在一个腔室中进行。
[0027]一种集成电路器件可以包括在基板上的栅极结构以及在邻近栅极结构的基板中的源极/漏极区。源极/漏极区可以包括侧壁，该侧壁包括多个弯曲的侧壁部分(sect1n)。
[0028]根据一些实施例，所述多个弯曲的侧壁部分中的每个可以是凸起的。
[0029]根据一些实施例，源极/漏极区可以包括由所述多个弯曲的侧壁部分中的各侧壁部分限制的多个段(segment)。所述多个段中的第一段可以具有第一最大宽度，所述多个段中的第二段可以具有第二最大宽度，该第二最大宽度可以大于第一最大宽度。
[0030]在一些实施例中，所述多个段中的第一段可以具有第一厚度，所述多个段中的第二段可以具有第二厚度，第二厚度可以大于第一厚度。
[0031]在一些实施例中，所述多个段中的第一段可以设置在栅极结构与所述多个段中的第二段之间。
[0032]根据一些实施例，源极/漏极区可以包括由所述多个弯曲的侧壁部分中的各侧壁部分限制的多个段(segment)。所述多个段中的第一段可以具有第一最大宽度，所述多个段中的第二段可以具有第二最大宽度，该第二最大宽度可以基本上等于第一最大宽度。
[0033]根据一些实施例，源极/漏极区可以包括由所述相应的多个弯曲的侧壁部分限制的多个段(segment)。所述多个段可以沿基本上垂直于基板的表面的方向设置。所述多个段可以具有可沿该方向单调地减小的相应的最大宽度。
[0034]一种集成电路器件可以包括在基板的表面上的栅极结构和在邻近栅极结构的基板中的源极/漏极区。源极/漏极区可以包括沿基本上垂直于基板的表面的方向设置的多个段(segment)，所述多个段的每个可以具有沿该方向非单调地变化的宽度。
[0035]在一些实施例中，所述多个段的每个可以具有凸起的侧壁。
[0036]根据一些实施例，所述多个段中的第一段可以具有第一最大宽度，所述多个段中的第二段可以具有第二最大宽度，该第二最大宽度可以大于第一最大宽度。
[0037]根据一些实施例，所述多个段中的第一段可以具有第一厚度，所述多个段中的第二段可以具有第二厚度，第二厚度可以大于第一厚度。
【附图说明】
[0038]图1至6、8、9A、12A、13和14A是示出根据本发明构思的一些实施例的形成集成电路器件的方法的透视图。
[0039]图7是沿图6的线A-A’截取的截面图。
[0040]图9B、10B、10C、10D和1E是沿图9A的线A-A’截取的截面图。
[0041]图1OA和11是示出根据本发明构思的一些实施例的形成集成电路器件的方法的图示。
[0042]图12B是沿图12A的线A_A’截取的截面图。
[0043]图14B是沿图14A的线A_A’截取的截面图。
[0044]图15是根据本发明构思的一些实施例的集成电路器件的截面图。
[0045]图16A和16B是示出根据本发明构思的一些实施例的形成集成电路器件的方法的图示。
[0046]图17是根据本发明构思的一些实施例的集成电路器件的截面图。
[0047]图18A和18B是示出根据本发明构思的一些实施例的形成集成电路器件的方法的图示。
[0048]图19是根据本发明构思的一些实施例的集成电路器件的截面图。
[0049]图20是示出根据本发明构思的一些实施例的形成集成电路器件的方法的图示。
[0050]图21、22和23是根据本发明构思的一些实施例的集成电路器件的截面图。
[0051]图24和25是示出根据本发明构思的一些实施例的集成电路器件的图示。
[0052]图26是包括根据本发明构思的一些实施例的集成电路器件的芯片上系统(SoC)系统的框图。
[0053]图27是包括根据本发明构思的一些实施例的集成电路器件的电子系统的框图。
[0054]图28、29和30是包括根据本发明构思的一些实施例的集成电路器件的电子设备。
【具体实施方式】
[0055]下面参照附图描述本发明构思的一些示例实施例。许多不同的形式和实施例是可能的而没有背离本公开的精神和教导，所以本公开不应被解释为限于这里阐述的示例实施例。而是，这些示例实施例被提供使得本公开将透彻和完整，并将本发明构思充分传达给本领域技术人员，本发明构思将仅由权利要求书限定。附图中，为清晰起见，层和区域的尺寸和相对尺寸可以被夸大。
[0056]将理解，当称一个元件或层在另一元件或层“上”或“连接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者还可以存在居间元件或层。相反，当称一个元件“直接在”另一元件或层“上”或“直接连接到”另一元件或层时，不存在居间元件或层。相同的附图标记始终指代相同的元件。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。
[0057]为便于描述，这里可以使用诸如“在…之下”、“在…下面”、“下”、“在…之上”、“上”
等空间关系术语来描述如附图所示的一个元件或特征与另一(些)元件或特征之间的关系。将理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件被翻转，则被描述为“在”其他元件或特征“之下”或“下面”的元件将会取向为在其他元件或特征“上方”。因此，术语“在…下面”能够涵盖之上和之下两种取向。器件可以被另外地取向(旋转90度或在其他取向)，这里所用的空间关系描述符做相应解释。
[0058]如此处所用的，除非上下文另外清楚地指示，在描述本发明构思的上下文中的单数形式“一”、“该”和类似指示语均旨在既包括单数形式也包括复数形式。还将理解的是，当在本说明书中使用时，术语“包括”、“具有”、“包含”指定了所述特征、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、步骤、操作、元件、部件和